14A3B3A2B2A1B1A0B0AGTBAEQBALTBOAGTBOAEQBOALTB567
86878889U21
15113141211109A3B3A2B2A1B1A0B0AGTBAEQBALTBOAGTBOAEQBOALTB567
90919293U22
1511314A3B3A2B2A1B1A0B0AGTBAEQBALTBOAGTBOAEQBOALTB567
X11035V_1W0
949596
1211109432
100
1211109432
979899
432
101102
74LS85D
74LS85D
74LS85D
74LS85D
CK
CK
CK
CK
CK
CK
U1VCC5VVCC
ABCDEFGHABCDEFGH
U2
ABCDEFGH
U3
ABCDEFGH
U4
ABCDEFGH
U5
ABCDEFGH
U6
1234567
891012141113
161312111091514
15171921161820
161312111091514
22242628232527
161312111091514
29313335303234
161312111091514
3638403739
161312111091514
VCCOAOBOCODOELTOFRBIOGBIRBOGND
161312111091514
VCCOAOBOCODOELTOFRBIOGBIRBOGND
VCCOAOBOCODOELTOFRBIOGBIRBOGND
VCCOAOBOCODOELTOFRBIOGBIRBOGND
VCCOAOBOCODOELTOFRBIOGBIRBOGND
U774LS48N
U874LS48N
U974LS48N
U1074LS48N
U1174LS48N
VCCOAOBOCODOELTOFRBIOGBIRBOGND7126ABCD
U1274LS48N
ABCD
ABCD
ABCD
ABCD
7126
3548
7126
3548
7126
3548
7126
3548
7126
ABCD
3548
0
53545251VDD5658576160625963646566
46454443
4748
49
55
VDD1A1B1C1D2A2B2C2D
VDD1A1B1C1D2A2B2C2D
1CLK1CLK1RST
2CLK2CLK2RST
1CLK1CLK1RST
2CLK2CLK2RST
1CLK1CLK1RST
2CLK2CLK2RST
VSS
VSS
68
69U18A76
067U18B
735077U18C
7471
S2
74LS32D
7574LS32D
键3
S3S4
74LS32D
S1KeySpace72V1
键2
键1
0
100Hz5V
二、电路调试及实物照片
21电路调试
课程设计的起点在于仿真，使用仿真软件做出来后，还要进行接线，这时候整个电路的成功与否，就在最后的调试了。在这次电路的
4
VSS
U16A74LS08D
70U154518BP_5V
U16B74LS08D
U134518BP_5V
VDD1A1B1C1D2A2B2C2D
U17B74LS08D
U144518BP_5V
3548
f调试过程中，遇到很多问题：1在设计起初我也毫无头绪，然后就试着在网上找方案，起初也是为了经济与实惠而选这个方案，但在做的过程中我才发现其中的困难，网上的电路图根本就无法运行但电路图确实正确的，然后我就猜想是仿真软件中芯片的引脚不同它的CLOCK非与CLOCK相反然后我就和任晶开始改进电路图并且发现网上的图中的闹钟是死的，而我想将闹钟变成活的于是又该进，原图中的缺陷实在太多，我费了一周才把电路模拟好。2、电路模块之间或者接线之间的干扰，老师上课时说过了当接触点点位超过3V时才为悬空而CD4518每一级的CLOCK在设计中都是悬空的而在实际电路中该点电位不到3V所以在实际电路中该点并不是真正的悬空会相互之间产生明显的干扰现象使得数码管出现数据闪动现象，后来r