用。回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。因此要完成抢答器的逻辑功能，该电路至少应包括输入开关、数字显示、判别组控制、组号锁存以及倒计时等部分。
15设计思路：
（1）抢答电路模块
314
f电子电路
课程设计
实验报告
抢答电路模块主要是选手按下按钮后，保存最先按下按钮的号码，并进行锁存，切将其编号通过译码显示电路显示出来。根据此功能，我选用了74LS373八D锁存器、74LS147优先编码器、74LS48译码器和八段数码管来实现这些功能。
74LS373引脚图
414
f电子电路
课程设计
实验报告
74LS373功能表
514
f电子电路
课程设计
（74LS147真值表及引脚图）
实验报告
74LS48引脚图
74LS48真值表
（2）倒计时电路模块
倒计时电路功能主要是当主持人按下开关后，计数器开始以预置的数递减，当数字减为0时，蜂鸣器开始报警，抢答结束，等待开始下一轮抢答，因此实现此功能，需要用555定时器组成多谐振荡器、74LS192十进制加减计数器以及译码显示电路。
首先要用555定时器组成多谐振荡器以产生1秒的脉冲信号。
614
f电子电路
课程设计
实验报告
因为周期为一秒，所以频率是1赫兹。图中电容的充放电时间分别是：t1RB×C×l
2≈07RB×Ct2RARB×C×l
2≈07RARBC所以555的3端输出的频率为：f1t1t2≈1432RARBC我们采用的电阻和电容值分别是：RA47KΩ，R247KΩ，C110uf满足上式，即得到的是秒脉冲。为了得到更精确的秒冒充，又在两电阻间加一2K的滑动变阻器用于调节电阻值。
P0、P1、P2、P3置数并行数据输入；Q0、Q1、Q2、Q3计数数据输出；CR清零端；LD置数端；CPu加法计数CP输入；CPd减法计数CP输入；CO进位输出端；BO借位输出端。
714
f电子电路
课程设计
实验报告
74LS192引脚图以及功能表由以上原件，，加之门电路组成的电路如下图
814
f电子电路
课程设计
实验报告
2．电路原理及proteus仿真
21电路原理
主持人按下开始按钮后，192的PL端变为低电平，计数器开始工作，555定时器产生一个1秒的脉冲信号，送给192的DN端，使计数器倒计时，通过译码显示电路将数字显示出来。此时，如果有选手按下按钮，则373将对应的号码出入为低电平，通过吧输入与非门后变为高电平，使得蜂鸣器发声。同时通过下面的一些门电路，是的LE变为低电平，是8D锁存器
914
f电子电路
课程设计
实验报告
锁住，这是其他选手再按下按钮后不再显示，8D锁存器输出的低电平传给147编码器后编为对应的二进制数，再通过译码显示电路r