维特比译码和序列译码。32卷积码的结构
图21
卷积码的编码器一般都比较简单。图21是一般情况下的卷积码编码器框图。它包括：一个由N段组成的输入移位寄存器，每段有k级，共Nk位寄存器；一组
个模2和相加器；一
个由
级组成的输出移位寄存器。对应于每段k个比特的输入序列，输出
个比特。由图可知，
个输出比特不但与当前k个比特的输入比特有关，而且与以前的（N1）k个输入信息有关。整个编码过程可以看成是输入信息序列与由移位寄存器和模2加法器的连接方式所决定的另一个序列的卷积，卷积码由此得名。
f输入序列
输出序列
图22
如图22是卷积码（4，3，2）卷积编码器的一个框图。左边是信息的输入。下面分别是系统位输出和校验位输出。其中间是6个移位寄存器和4个模2加法器。简单的说就是信息位经过移位寄存器和一个模2加法器产生一个系统位和校验位加在一起输出。可以看出：每输入一个比特，移位寄存器中就向右移动一个位子。原来的第四个寄存器就被移出。可见卷积编码不只与现在的输入比特有关还与前面的1个比特有关。在这里，其中约束长度是N2，k3，
4所以码率Rk
34。33卷积码的解析表示
除上述图解表示方法外，常常还用解析表示方法描述卷积码，即延时算子多项式。在延时算子多项式表示中，编码器中的移位寄存器与模2加法器的连接关系以及输入、输出序列都表示为延时算子D的多项式。在一般情况下，输入序列可表示为：
MDm1m2Dm3D2
（31）
变量D的幂的次数等于相对于时间起点的单位延时数目，时间起点通常选在第1个输出比特，mlm2m3m为输入比特的二进制表示1或0。用D算子多项式表示移位寄存器各级与各模2项连接关系时。若某级寄存器与某模2和相连，则多项式中相应项的系数为1，否则为0表示无连接。
通常把表示移位寄存器与模2和连接关系的多项式称为生成多项式，因为由它们可以用多项式相乘计算出输出序列。卷积码的图解与解析表示方法各有特点。用延时算子多项式表示卷积码编码器的生成多项式最为方便。网格图对于分析卷积码的译码算法十分有用。
34卷积码的译码341卷积码译码的方式
卷积码的译码方式有三种11963年由梅西Massey提出的门限译码，这是一种基于码代数结构的代数译码，类似于分组码中的大数逻辑译码21963年由费诺Fa
o改进的序列译码，这是基于码的树状图结构上的一种准最佳的概率译码31967年由维特比提出的
fViterbi算法。这是基于码的网trellis图基础上的一种最大似然译码r