AIS中频数字处理的分布式滤波算法设计
引言船舶自动识别系统（ais）是由国际海事组织（imo）、国际助航设备和航标协会（iala）以及国际电信联盟（itur）共同提出的技术标准，是一种新型的助航系统及设备。ais在甚高频（vhf）频段上收发信息，用vhfch87b（161975mhz）、ch88b（162025mhz）两个国际专用频道自动发射和接收通信协议规定的gmsk信号，ais同时在这两个频率上接收信息。ais接收机在接收频道上将接收信号下变频到中频，然后通过ad进行采样，采样信号进行后端处理之前，需对接收信号进行滤波，以滤除信号噪声。ais接收机可采用专用集成芯片（如cmx910和cmx589）在零中频实现，其缺点在于不利于功能扩展和改进。随着fpga功能的增强、容量的增大和价格的降低，可用单个fpga实现整个ais收发信机。本文首先介绍ais中频数字接收机的结构，然后对基于fpga分布式算法的ais接收滤波器实现结构进行描述，并进行仿真验证。1ais中频数字接收机结构ais中频数字接收机的结构如图1所示，ais射频前端将接收信号下变频为中频gmsk信号，通过ad采样后，进入fpga进行后端物理层上的处理，包括差分解调、低通滤波、位同步与采样判决，最后通过
rzi解码还原为二进制发送数据帧。
fais输出的中频信号带宽为1mhz左右，经ad采样后在fpga内部进行数字化滤波处理，以滤除信号带外噪声。因此，接收滤波器带宽设计为1mhz，采用fir结构。
3fir滤波器的fpga实现按照传统的线性fir滤波器的实现结构，本设计中的fir低通滤波器的实现如图2（a）所示。本设计对该结构采用分布式算法，并对该算法进行改进，得到基于查找表的并行fir滤波器实现方法，如图2（b）所示。图2（b）结构实现与图2（a）结构相同的fir滤波器功能，由（姜黎红，女，助教，主要研究领域为数字信号处理）于采用并行结构，其运算速度更快，适合在fpga实现。图中，查找表lut的尺寸和数据位宽由输入数据和滤波器系数决定。本设计中，采用8位ad进行采样，输入数据为8位有符号数。图2（b）中的fir滤波器按其功能结构可划分为多个功能模块实现。包括并行时延模块、加法器组、抽头系数模块和移位相加模块等。基于matlab设计的滤波系数，在xili
x的集成开发环境ise下利用verilog语言分模块实现图2（b）所示的分布式并行fir滤波器。用modelsim进行功能验证。仿真的输入激励信号是matlab算法验证时生成的经过量化的05mhz和2mhz正弦波相叠加的信号，输入5个周期的该信号进行仿真，滤波结果如下图所示：为了直观r