及引脚分配）1．用3线8线译码器74LS138和门电路设计1位二进制全减器电路。设：被减数为Ai，减数为Bi，来自低位的借位Ci1；两数之差Si，向高位的借位信号Ci
2．用8选1数据选择器74LS151设计用3个开关控制一个电灯的逻辑电路。要求改变任何一个开关的状态都能控制电灯由亮变灭或由灭变亮。设：3个开关的状态分别以A、B、C表示，取1代表开关闭合，取0代表开关断开。用Y代表灯的状态，取1代表灯亮，取0代表灯灭。从ABC000时Y000这个状态开始。
三、实验步骤
1．按照设计好的全减器电路接线，测试逻辑功能并将测试结果填入表21。判断测试结果是否正确。
表21
Ai
0
0
1
1
0
0
1
1
Bi
0
1
0
1
0
1
0
1
Ci1
0
0
0
0
1
1
1
1
Si
Ci
2．按照设计好的开关控制电路接线，并经实验验证。将测试结果填入表22。表22
A
0
B
0
C
0
Y
0
3．按照设计好的二十进制代码的电路接线，并经实验验证。将测试结果填入表23。表23
余3码11001011101010011000011101100101010000118421码
四、简答题1．通过实验你觉得用小规模集成电路和中规模集成电路来设计组合逻辑电路哪个更方便些？
2．能否以一片74LS151为核心来设计全加器？
3．以74LS138和门电路来设计全减器，选用TTL或CMOS门电路那种更合适？
3
f数字电子技术实验报告
开课实验室班级
学号
姓名
指导教师日期
实验项目实验三触发器的逻辑功能测试及移位寄存器
一、实验目的1．掌握JK和D触发器的逻辑功能2．掌握集成触发器的使用方法3．学习移位寄存器的构成方法
二、预习内容1．双JK触发器74LS76的逻辑功能的测试。2．双D触发器74LS74的逻辑功能的测试。3．画出用D触发器构成的四位移位寄存器的逻辑图，并根据74LS74引脚排列标出引脚号。（参考实验指导书）
三、实验步骤
1．从74LS76中任选一个JK触发器，将其RD、SD、J、K端接逻辑开关输出插口，CP
端接单次脉冲源，Q端接至逻辑电平显示输入插口。按表31测试其逻辑功能并记录结果。2．从74LS74中任选一个D触发器，按表32测试其逻辑功能并记录结果。方法同上。3．用74LS74构成四位移位寄存器。
⑴按四位移位寄存器的逻辑图接线。⑵数据输入端接至逻辑开关输出插口，各触发器的输出端Q接至逻辑电平显示输入
插口。⑶工作之初请零，在数据输入端送入相应信号。使其经过4个移位脉冲后，输出为“1101”，
将工作过程记录于表33中。
表31
CPJKQ

Q
1
↓010
011↓100
101↓000
001
↓110
111
表32
CP
DQ
Q
1
0
0
0
1
1
0
1
1
移位脉r