形。
图②
多谐振荡器输出矩形波
4
f555定时器组成的多谐振荡器，其电容充电时间T1和放电时间T2各为：T1（R1R2）CL
2T2R2CL
2固电路的振荡周期为：T（R12R2）CL
2振荡频率为：f1（R1R2）CL
2从图①一中得知：R4100KR2100KC347ufC4001uF。因此其输出频率为1HZ。可以作为电子时钟电路的秒脉冲信号。（2）时间计数电路1、十进制计数器74160计数器是对CP脉冲进行计数的时序逻辑电路。如果组成计数器中的各个触发器的CP不是同一信号，这样的计数器称异步计数器。本次设计采用6片十进制同步计数器74160组成两个六十进制的计数器（分、秒）和一个二十四进制计数器（时）。74160如图③所示。74160是中规模集成的同步十进制加法计数器，有着同步预置数、异步置零和保持的功能。其功能表如表①所示。
U1
3456710912ABCDENPENTLOADCLRCLKQAQBQCQDRCO1413121115
表①CLKRD’LD’EPET工作状态×↑××↑01111×0111××置零××预置数01保持保持（C0）计数
74160N
×011
图③74160十进制计数器
2、六十进制计数器和二十四进制计数器的连接
5
f电子时钟的“分”和“秒”由六十进制计数器实现，“时”由二十四进制计数器实现。因此，就需要用74160接成两个六十进制和一个二十四进制计数器。多片计数器组合，各级之间的连接方式分串行进位方式、并行进位方式。本次设计采用串行进位的方式。在串行进位方式中，以低位片的进位输出信号作为高位片的时钟输入信号。两片74160的EP和ET恒为1，都工作在计数状态，第一片每计到9（1001）时，C端输出变为高电平，经反相器后使第二片的CLK端为低电平。下一个计数输入脉冲到达后，第一片记成00000状态，C端跳回低电平，经反相器后使第二片的输入端产生跳变，于是，第二片计入1。从而，将两片十进制计数器74160串联成一个百进制计数器。得到百进制计数器后，应用整体置零的方法接成六十进制和二十四进制计数器。当计数器从全0状态开始计数，计入60个脉冲时，经与非门产生低电平信号，立即将两片74160同时置零，于是便得到一个六十进制计数器，如图④。同理，当计入24个脉冲时，经与非门产生的低电平信号立即将两片74160同时置零，得到二十四进制计数器，如图⑤。
6
fU26U27A74S03N
3456710912ABCDENPENTLOADCLRCLKQAQBQCQDRCO14131211153456710912ABCDENPENT
U25
QAQBQCQDRCO1413121115
LOADCLRCLK
74160N
74160N
VCC
图④六十进制计数器
5V
U26U27A74S03N
3456710912ABCDENPENTLOADCLRCLKQAQBQCQDRCO14131211153456710912Ar