数字电子技术课程设计报告
课题：数字钟的设计与制作
学年：09学年学期：第二学期专业：班级：姓名：时间：2009年6月20日2009年6月26日
fEDA课程设计报告
一、设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
二、设计内容及要求
（1）设计内容
①由晶振电路产生16HZ标准信号；②分、秒为0059六十进制计数器；③时为0023二十四进制计数器；④具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
（2）设计要求
①写出数字钟的设计程序；②编译与调试程序；③功能仿真与时序仿真④配置引脚下载到实验电路板上测试。⑤指导老师检查设计结果，并答辩。⑥编写设计报告：写出设计与制作的过程，附上有关程序和仿真结果图，有心得体会。
三、原理框图
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于校时时需要较高的频率，所以外部时钟输入选取16HZ的频率，实验电路板采用模式三，电路连接如图数字钟电路模型所示，管教配置如图管脚配置所示。外部clk接16HZ频率的时钟，FPGA内部程序首先分频得到1HZ频率的时钟作为60进制秒计数器的驱动，秒益出驱动60进制分计数器，分益出驱动24进制时计数器。Cha
ge按下驱动3进制计数器state；state为0时
f时十位
时个位
分十位
分个位
秒十位
秒个位
译码器
译码器
译码器
译码器
译码器
译码器
FPGA芯片
晶体振荡16HZ
开关cha
ge
开关add
数字钟电路模型管脚号out_hour0out_hour1out_hour2out_hour3161162163164out_hour4out_hour5out_hour6out_hour7管脚号165166167168out_mi
0out_mi
1out_mi
2out_mi
3管脚号133134135136out_mi
4out_mi
5out_mi
6out_mi
7管脚号137138139140
管脚号out_seco
d0out_seco
d1out_seco
d2out_seco
d317182920out_seco
d4out_seco
d5out_seco
d6out_seco
d7
管脚号2141128132clkaddcha
ge
管脚号17923924
f管脚配置
四、主要部分的实现方案
moduleclockclkaddcha
geout_hourout_mi
out_seco
di
putclkcha
geaddoutput70out_seco
doutput70out_mi
output70out_hourreg50seco
dreg50mi
reg50hourreg10statereg30tempi
itialstate0assig
out_hour74hour10assig
out_hour30hour10assig
out_mi
74mi
10assig
out_mi
30mi
10assig
out_seco
d74seco
d10assig
out_seco
d30seco
d1r