工作周期的120秒，使forward1；在3150秒，使back1；完成一个周期计数后，使cp1。十五进制减法计数器：在预置数完成之后，当cp1时，减法计数器减1，直至0。当计数到0时，给出输出信号fe
gmi
g1。数码管显示部分：采用两个动态数码管显示洗衣机剩余工作时间，DS8A显示十位数，DS7A显示个位数，设置位选信号SS，当SS0时，选中DS8A，使输出量为十位上的数；当SS1时，选
共19页第6页
f燕山大学课程设计说明书
中DS7A，使输出量为个位上的数。编辑计数器使得SS在0、1之间交替变换，可使个位与十位的交替显示，设置位选信号的扫描频率CLK1使得交替显示频率加快，由于数码管有余晖特性和人眼有视觉暂留现象，可观察到两个数码管同时显示。
第三章VerilogHDL设计源程序
根据任务书要求以及附加功能描述，程序设计如下：modulexiyijiCLKshiweigeweiforwardbackfe
gmi
gLDNCLK1GSSi
putCLKCLK1LDNi
put30shiweigeweioutputforwardbackfe
gmi
gSSoutput60Greg30OUTreg60Greg30QQ_TEMPCQC_TEMPregforwardbackfe
gmi
gRDCC_TEMPcpSSB_TEMPreg50Q_TEMPalwaysposedgeCLKbegi
ifLDNifshiweib0000geweib0000begi
ifRDifQ_TEMP6b111100Q_TEMPQ_TEMP1elseQ_TEMP0elseQ_TEMP0e
delseQ_TEMP0e
dalwaysposedgeCLK
共19页第7页
f燕山大学课程设计说明书
begi
ifLDNifQQ_TEMP0C_TEMP0begi
ifQ_TEMP6b000000Q_TEMP6b010101begi
forward1back0e
delseforward0ifQ_TEMP6b011110Q_TEMP6b110011back1elseback0ifQ_TEMP6b111100cp1elsecp0e
delsebegi
forward0back0cp0fe
gmi
g1e
delsebegi
forward0back0cp0fe
gmi
g0e
de
dalwaysposedgeCLKbegi
ifLDN0begi
QQ_TEMPgeweiC_TEMPshiweiQQQ_TEMPCC_TEMPe
delsebegi
RD1ifcp1
共19页第8页
f燕山大学课程设计说明书
ifQQ_TEMPC_TEMPbegi
ifQQ_TEMP4b0000QQ_TEMPQQ_TEMP1elseifQQ_TEMP4b0000begi
QQ_TEMPQQ_TEMP4b1001C_TEMPC_TEMP1e
dQQQ_TEMPCC_TEMPe
de
de
dalwaysposedgeCLK1begi
ifB_TEMPb1B_TEMPB_TEMP1
elsebegi
B_TEMPb0e
dSSB_TEMPe
dalwaysposedgeCLK1begi
caseSSb0OUTQQ_TEMPb1OUTC_TEMPe
dcasee
d
共19页第9页
f燕山大学课程设计说明书
alwaysOUTbegi
caseOUT0Gb01111111Gb00001102Gb10110113Gb10011114Gb11001105Gb11011016Gb11111017Gb00001118Gb11111119Gb1101111e
dcasee
de
dmodule
共19页第10页
f燕山大学课程设计说明书
第四章源程序各部分波形仿真图
41预置数部分预置时间情况如下表所示控预制端数LDN00000000000000001shiwei30000000000000000Xshiwei200r