级（Logic）、门级（Gate）和版图级（Layout）等各个层次的电路设计和描述。采用VerilogHDL进行电路设计于工艺设计无关，这使得设计者在进行电路设计时可以不必过多的考虑工艺实现的具体细节，设计者只需要利用计算机的强大功能，在EDA工具的支持下，通过VerilogHDL的描述，完成数字电路和系统的设计即可，从而提高了设计效率，降低了设计者的劳动强度。作为硬件描述语言，VerilogHDL具有如下特点：（1）能够在不同的抽象层次上，如系统级、行为级、RTL级、门级和开关级，对设计系统进行精确而简练的描述。（2）能够在每个抽象层次的描述上对设计进行仿真验证，及时发现及时发现可能存在的错误，
共19页第4页
f燕山大学课程设计说明书
缩短设计周期，并保存整个设计过程的正确性。（3）由于代码描述与工艺过程实现无关，便于设计标准化，提高设计的可重用性。如国有C语言的编程基础经验，只需很短的时间就能学会和掌握VerilogHDL，因此，VerilogHDL可以作为学习HDL设计方法的入门和基础。
共19页第5页
f燕山大学课程设计说明书
第二章设计方案
21任务分析本次设计题目为洗衣机，任务要求如下：定时到定时启动正转（20S））暂停（10S）反转（20S）））定时未到暂停（10S））停止）
洗衣机工作时间可在115分钟内随时可任意设定（整分钟数）；规定洗衣机运行规律为正转20s、停10s、反转20s、停10s、再正转20s，如此反复；用两个数码管显示洗衣机剩余工作时间，每当电机运行1分钟，显示器自动减1，直到为0时，电机停止运转并有蜂鸣器发声提示。本设计所要实现的具体功能为：1在置数信号有效时，通过拨动数字开关完成初始时间的预置，并在数码管上显示；2完成初始时间预置后，启动，用发光二极管的亮灭状态表示电动机的正转和反转；3电动机工作一分钟后，数码管显示数自动减1，当显示为0时，停止工作，启动蜂鸣器22设计思路根据任务要求，可确定主程序应包含预置数部分、六十进制加法计数器、十五进制减法计数器、数码管显示部分。预置数部分：使用LDN为预置信号，用数字开关控制。当LDN0分别用4个开关控制预置数的十位和各位，完成115分钟内任意计数，完成置数后，LDN1。使当电机开始工作后，若需要重新置数，则再次使LDN0，然后进行置数。六十进制加法计数器：在完成预置数之后，LDN1并给出完成信号RD1，启动六十进制加法计数器工作，并设置输出量forward（正转），back（反转），cp（周期进位信号）在一个r