虑两种情况，首先是时间调整的情况：因为在时间调整下，数
字的上加不仅受到cha
ge信号的作用（即人工调时），还受本身在1Hz信号下计时而随时发生的累加。而闹铃时间调整不存在这种情况，因为闹铃下的时间数字发生上加只可能人工调节cha
ge信号作用下的结果。a、时间调整下的上加：
由于在控制模块（2）下又设置了快加的功能，所以有三部分信号对上加起作用，一是快加下的
umXclk表示以原始时钟的速率上加，二是慢加下的cha
ge具体到各模块、各位的cou
t1或cou
ta，三是秒信号记到9向分信号的进位。b、闹铃时间调整下的上加：该部分原理同上，只是少了低位记到9向高位的进位。所以只有两部分组成，一是快加下的
umXclk表示以原始时钟的速率上加，二是慢加下的cha
ge具体到各模块、各位的cou
t2或cou
tb。
上述原理可用下面的信号流程图表示
Cha
ge信号
cou
t1
cou
ta
cou
t2
Mode和tur
进行译码选择
cou
tb

um3

um4

um1

um2
mi
clk
ct1
hc
lk
cta
ct2
ctb
mi
1
hour1
ami

ahour
【hourmi
】送至数码管显示
fMode选择
四．各工作模式仿真波形
1时钟正常计时波形00：00：59时刻波形00：59：59时刻波形23：59：59时刻波形
2定时闹钟波形如图所示为01：02：0001：02：59的一分钟闹钟波形。
f3仿电台报时波形
如图所示，在任意小时59分的51、53、55、57秒内蜂鸣器为低频（512Hz）信号输出，在59秒内蜂鸣器为高频（1024Hz）信号输出，实现模仿电台报时功能。3整点报时波形
如图所示，在06：00：00后的6秒内，蜂鸣器前半秒无输入，后半秒有高频（1024Hz）输入，达到整点报时功能。在N小时整时刻，蜂鸣器会鸣响N次。如此仿真中为六点，响六下
分计数器仿真波形图：
小时计数器仿真波形图：
f五、在FPGA板上调试过程如下：
1当前m0，输出的是计时模块的时间；LD_alert0表示没有设置闹钟。
2当m1时，输出的是闹钟时间。改变cha
ge的值，可以调节闹钟的时间。可以看出设置得闹钟为8：25。LDalert1提示设置了闹钟。
f3当m2or3时，输出的是调整计时模块的时间。改变cha
ge的值，可以调节时间。可以看出，时间调整为8：21。
4从下可以看出，LD_alert1，表明设置有闹钟。alert0表示闹钟时间还没有到。
时间为8：25：00，闹钟报警，alert1报警时间长为30秒，如果按住cha
ge键，则可以屏蔽闹铃。
f时间为8：25：31，闹铃停止。
测试成功！
六．小结
通过近来对FPGA的学习，我对ISE软件总体操作步骤已比较熟悉。接下来的时间是要提高对FPGA的掌握能力，将FPGA运用到数字信号处理和通信原理上。
，另r