）所示。
（a）
图67
（b）
【68】电路如图68a所示，触发器为维持阻塞型D触发器，各触发器初态均为“0”。
sevralgoup
mbthwi±cyxfzP23dqFG
f1．在图b中画出CP作用下的Q0Q1和Z的波形；2．分析Z与CP的关系。
FF0
FF1
1D
Q0Q
Q1
1D
Q
C1
C1
CP
R
Q
Q0
Q1
CP
ZZ
a
b
图68
解：1、CP作用下的输出Q0Q1和Z的波形如下图；2、Z对CP三分频。
Q1
DQ
DQ
Q2
CPQ1
Q
RdQ
CP
Q2
Z1Z
【69】电路如图69a所示，试在图b中画出给定输入波形作用下的输出波形，各触发器的初态均为“0”；根据输出波形，说明该电路具有什么功能？
FF0
FF1
A
1DQ
1D
Q
F
C1
C1
CP
CPAF
解：输出波形图见图69c
a
b图69
CPAF
图69c
【610】电路如图610所示，试在图b中画出给定输入波形作用下输出端Q0和Q1的波形，设各触发器的初态均为“0”。
sevralgoup
mbthwi±cyxfzP23dqFG
fFF0
1DQ
A
C1
R
Q
FF1
Q0
1D
QQ1CP
CP
C1
A
Q
Q0
Q1
a
b
图610
解：输出波形图见图610c
CPABC
图610c
【611】电路如图611所示，试在图b中画出给定输入波形作用下输出端Q0和Q1波形，各触发器的初态均为“0”。
“1”
A
FF0
1JQC11KR
Q0
CP“1”
FF1
1JQC11KQ
Q1CP
AQ0Q1
解：
a
b
图611
见图611b所示。该电路A输入每出现一次下降沿，Q1端就输出一个宽度等于时钟周期的脉冲。
CP
AQ0
Q1
图611b
第7章时序逻辑电路
【71】已知时序逻辑电路如图71所示，假设触发器的初始状态均为0。1写出电路的状态方程和输出方程。2分别列出X0和X1两种情况下的状态转换表，说明其逻辑功能。3画出X1时，在CP脉冲作用下的Q1、Q2和输出Z的波形。
解：1．电路的状态方程和输出方程
1J
Q1
X
C1
1K1
CP
图71
sevralgoup
mbthwi±cyxfzP23dqFG
1J
Q2
C1
1K
Z
fQ
11

XQ1

Q2
Q1

Q
12

Q1

Q2

ZQ1Q2CP2．分别列出X0和X1两种情况下的状态转换表，见题表71所示。逻辑功能为当X0时，为2位二进制减法计数器；当X1时，为3进制减法计数器。
3．X1时，在CP脉冲作用下的Q1、Q2和输出Z的波形如图71b所示。
题表71
X0Q2Q1
X1Q2Q1
0011100100
00100100
CPQ1Q2Z
图71b
【72】电路如图72所示，假设初始状态QaQbQc000。1写出驱动方程、列出状态转换表、画出完整的状态转换图。
2试分析该电路构成的是几进制的计数器。
Qa
Qb
Qc
解：1．写出驱动方程
1
1J
1J
1J
C1
C1
C1
1K
1K
1K
1
CP
图72
JaKa1
JbKbQa
Qc

2．写出状态方程
JcQa
Qb

KcQa

Qa
1Qa

Qb
1Qa
Qc
Qa
Qa
Qa
Qa

Qb
1Qa
Qb
Qc
Qa
Qc

3．列出状态转换表见r