F1
F2
0
0
0
0
0
0
0
0
0
1
0
1
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
1
1
1
1
0
0
0
1
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
0
0
1
0
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
五、试验体会
1第一次做实验，感觉有点紧张，但感觉也蛮有趣和挑战力的。
2磨磨刀不误砍柴工，先测试灯还有开关以及导线。
3化简包含无关变量的逻辑函数时，，由于是否包含无关项以及对无关项是令其值为1为0并不影响函数的实际逻辑功能，因此在化简时，利用这种任意性可以使逻辑函数得到更好的化简，从而使设计的电路得到更简
4多输出函数的组合逻辑电路，因为各函数之间往往存在相互联系，具有某些共同部分，因此应当将它们当做一个整体来考虑，而不应该将其截然分开。在化简时应该找出各输出函数的公共项，以便在逻辑电路中实现对逻辑门的共享，从而使逻辑电路结构最简。
5做完实验后感觉很开心，很有成就感。
5
f实验二
同步时许逻辑电路设计
一、实验目的
掌握同步时序逻辑电路的设计方法，验证所设计的同步时序逻辑电路，加深对“同步”“时序”两个名词的理解。
二、实验器材74LS74双D触发器组件两片
74LS73JK2负沿双触发器组件2片
74LS00二输入四与非门组件2片
74LS02二输入四或非门组件1片
74LS10三输入三与非门组件1片
74LS86二输入四异或门组件1片
74LS04六门反相器组件2片
三、实验内容内容A：利用所给组件，设计一个同步模四可逆计数器，框架图如图：
X为控制变量，X0时进行加1计数，X1进行减1计数，y2、y1为计数状态，Z为进位或借位输出信号。
内容B利用所给组件按mealy型或moore型同步时序逻辑电路设计的方法设计一个1001序列检测器，其框图如图所示：
该电路的逻辑功能是：在输入端X串行输入随机二进制代码，每当输入的代码中出现1001序列时，在输出端Z产生一个高电平，即Z1，其他情况Z0。典型输入输出序列如下：X：0100101011001001Z：0000100000001001四、实验步骤
6
f内容A：设计同步模4可逆计数器。1由题意，可画出状态图
2由此可确定状态表如下：
现态
y2
y1
0
0
0
1
1
0
1
1
次态
y2
1
y1
1
X0
X1
0
1
1
1
1
0
0
0
1
1
0
1
0
0
1
0
3确定激励函数并化简。
采用D触发器，有状态表和触发器激励表可作出激励函数和卡诺图。
D2x○y2○y1
y1xy200
0
1
1
01101111
1
D1y1
y1xy200
011011
011111
y1xy200
0
1
1
011011
1
1
1




Zxy2y2xy2y1xy2y2xy2y1
4根据化简结果，画出电路图：
7
f5r