介
TLC5615的内部功能框图如图28所示，它主要由以下几部分组成：110位DAC电路；2一个16位移位寄存器接受串行移入的二进制数，并且有一个级联的数据输出DOUT；3并行输入输出的10位DAC寄存器，10位DAC电路提供待转换的二进制数据；为4电压跟随器为参考电压端REFIN提供很高的输入阻抗，大约10MΩ；5×2电路提供最大值为2倍于REFIN的输出；6上电复位电路和控制电路。
引脚功能：8脚直插式TLC5615的引脚分布如图29所示，各引脚功能如下：●DIN，串行二进制数输入端；●SCLK，串行时钟输入端；●CS，芯片选择，低有效；
8
f●DOUT，用于级联的串行数据输出；●AGND，模拟地；●REFIN，基准电压输入端；●OUT，DAC模拟电压输出端；●VDD，正电源电压端。
图29引脚排列
推荐工作条件：●VDD45～55V通常取5V；●高电平输入电压不得小于24V；●低电平输入电压不得高于08V；●基准输入电压2V～VDD2，通常取2048V；●负载电阻不得小于2kΩ。
232
TLC5615工作原理
TLC5615工作时序如图210所示。可以看出，只有当片选CS为低电平时，串行输入数据才能被移入16位移位寄存器。当CS为低电平时，在每一个SCLK时钟的上升沿将DIN的一位数据移入16位移寄存器。注意，二进制最高有效位被导前移入。接着，CS的上升沿将16位移位寄存器的10位有效数据锁存于10位DAC寄存器，供DAC电路进行转换；当片选CS为高电平时，串行输入数据不能被移入16位移位寄存器。注意，CS的上升和下降都必须发生在SCLK为低电平期间。从图中可以看出最大串行时钟速率为：fsclkmax1tWCHtWCS≈14MHz两种工作方式：从图28可以看出，16位移位寄存器分为高4位虚拟位、低2位填充位以及10位有效位。在单片TLC5615工作时，只需要向16位移位寄存器按先后输入10位有效位和低2位填充位，2位填充位数据任意，这是第一种方式，即12位数据序列。第二种
9
f方式为级联方式，即16位数据序列，可以将本片的DOUT接到下一片的DIN，需要向16位移位寄存器按先后输入高4位虚拟位、10位有效位和低2位填充位，由于增加了高4位虚拟位，所以需要16个时钟脉冲。无论工作在哪一种方式输出电压为：
VoutVREFINN1024
其中，VREFIN是参考电压，N为输入的二进制数。
图210
TLC5615的时序图
233
TLC5615与AT89C51单片机接口
硬件连接：AT89C52单片机的最大优点是内部具有电擦除的8kBEPROM，易于通过ALL03等编程与擦除，而且具有低功耗等特点。利用AT89C52单片机的通用Ir