引脚clock，与i
t_div的clock输入相连；添加输出引脚dig70、seg70分别与sca
_led的输出dig、seg相连；将i
t_div的clk_out输入与sca
_led的clk_lk输入、co
sta
t的输出与sca
_led的输入d相连。设置i
t_div的分频参数F_DIV48000F_DIV_WIDTH16。5参考setuptcl进行引脚锁定，将未使用的引脚设置为三态输入（必须）。在dledbdf中可以察看引脚锁定情况。6将dledbdf设置为顶层模块，进行全程编译，察看编译报告。7打开电源，将dledsof下载至FPGA，观察数码管的显示状态。扩展实验与思考：12sca
_ledv中使用了两个always过程语句，第二个是否可以改写为assig
语句？修改后重新编译下载，察看结果是否相同，察看编译报告中硬件资源使用情况的变化。3用自己设计的代码替换上述第4步。4以32位计数器代替co
sta
t。实验10交通灯实验
1．实验目的通过此实验让用户进一步了解、熟悉和掌握CPLDFPGA开发软件的的使用方法及VerilogHDL的编程方法。学习简单状态机的设计和硬件测试。2．实验内容本实验的内容是设计一个简易的交通灯控制器，要求能实现红、绿、黄灯三种信号的控制并通过数码管显示倒计时时间。整个设计在SmartSOPC实验箱上实现，用第一、第二个数码管显示A方向的倒计时时间，用第七、第八个数码管显示B方向的倒计时时间。此外，由于缺少交通灯模块，本实验用第一、第二、第三个LED灯代表A方向的红、绿、黄灯三种信号，用第六、第七、第八个LED灯代表B方向的红、绿、黄等三种信号。3．实验原理本实验设计的交通灯控制器要求实现对A、B两个方向的红、绿、黄灯三种信号的控制，并能实现时间显示的倒计时。因此每个方向的信号可用一个状态机实现（参考交通灯ppt），状态的跳转顺序为红灯绿灯黄灯红灯（另一个的状态应为绿黄红绿），同时设计一个计时器，来记录每种灯的倒计时时间。最后将交通灯的状态信息输出至数码管和对应LED灯。注意，一个方向的红灯时间应和另一个方向的绿黄灯时间总和相等。4．实验步骤1启动QuartusII建立一个空白工程，然后命名为traffic_testqpf（器件为：EP3C55F484C8）。2加入并完成交通灯控制模块traffic_ctrlv，加入顶层模块traffic_testv及交通灯显示模块traffic_displayv，进行综合编译，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。
f3运行引脚绑定脚本文件setuptcl；4对该工程文件进行全程编译处理，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。5确保JP6上的LED0LED7已通过跳线与FPGA引脚相连。6r