fpga特殊引脚配置
作者52228254日期20101228152000
11IOASDO
在AS模式下是专用输出脚，在PS和JTAG模式下可以当IO脚来用。在AS模式下，这个脚是CII向串行配置芯片发送控制信号的脚。也是用来从配置芯片中读配置数据的脚。在AS模式下ASDO有一个内部的上拉电阻，一直有效，配置完成后，该脚就变成三态输入脚。ASDO脚直接接到配置芯片的ASDI脚（第5脚）。
22IO
CSO在AS模式下是专用输出脚，在PS和JTAG模式下可以当IO脚来用在AS模式下，这个脚是CII用来给外面的串行配置芯片发送的使能脚。在AS模式下ASDO有一个内部的上拉电阻，一直有效。这个脚是低电平有效的。直接接到配置芯片的CS脚（第1脚）。
33IOCRC_ERROR当错误检测CRC电路被选用时，这个脚就被作为CRC_ERROR脚，如果不用默认就用来做IO。但要注意，这个脚是不支持漏极开路和反向的。当它作为CRC_ERROR时，高电平输出则表示出现了CRC校验错误（在配置SRAM各个比特时出现了错误）。CRC电路的支持可以在setti
g中加上。这个脚一般与
CONFIG脚配合起来用。即如果配置过程出错，重新配置
44IOCLKUSR当在软件中打开E
ableUsersupplledstartupclockCLKUSR选项后，这个脚就只可以作为用户提供的初始化时钟输入脚。在所有配置数据都已经被接收后，CONF_DONE脚会变成高电平，CII器件还需要299个时钟周期来初始化寄存器，IO等等状态，FPGA有两种方式，一种是用内部的晶振（10MHz），另一种就是从CLKUSR接进来的时钟（最大不能超过100MHz）。有这个功能，可以延缓FPGA开始工作的时间，可以在需要和其它器件进行同步的特殊应用中用到。
713IOVREF用来给某些差分标准提供一个参考电平。没有用到的话，可以当成IO来用。
f1420DATA0专用输入脚。在AS模式下，配置的过程是：CII将
CSO置低电平，配置芯片被使能。CII然后通过DCLK和ASDO配合操作，发送操作的命令，以及读的地址给配置芯片。配置芯片然后通过DATA脚给CII发送数据。DATA脚就接到CII的DATA0脚上。CII接收完所有的配置数据后，就会释放CONF_DONE脚（即不强制使CONF_DONE脚为低电平），CONF_DONE脚是漏极开路（Ope
Drai
）的。这时候，因为CONF_DONE在外部会接一个10K的电阻，所以它会变成高电平。同时，CII就停止DCLK信号。在CONF_DONE变成高电平以后（这时它又相当于变成一个输入脚），初始化的过程就开始了。所以，CONF_DONE这个脚外面一定要接一个10K的电阻，以保证初始化过程可以正确开始。DATA0DCLKNCSOASDO脚上都有微弱的上拉电阻，且一直有效。在配置r