引脚，通常我习惯于显示所有引脚，在Filter处选择all，当然也可以选择一些你需要的引脚，其他的引脚不显示，然后点击List，然后再点击加入符号，如图所示
f点击OK，一直回到仿真页面，鼠标左键单击输入信号，给输入信号加所需信号，如clki
，是时钟信号，直接点击时钟符号，就可以进行设置
设置好输入后，可以点Edit菜单下的E
dTime可以选择仿真多长时间。
f全部设置好后，点保存，起好名字，然后点Startsimulatio
，便开始进行时序仿真。仿真结束后，可以观察信号时序。
f第三章MATLAB、DSPBUILDER、QUARTUS联合仿真
首先我们了解一个背景，现在在DSP算法软件中最牛的毋庸置疑的就是Matlab了。N多人在用它搭建模型。我们可以把Matlab分为matlab和simuli
k两部分。Matlab更多的是对数组进行一系列的计算，而这些计算式静态的，纯粹算法上的。而simuli
k是使用模块化的方式来搭建一个平台，这个模型才是动态的。当我们用matlab做成一个算法的时候，这个算法在实际应用中有可能可以实现，当然也有可能实现不了，更多的是一种理论上的公式。只有当我们用simuli
k来搭建出一个模型的时候，我们可以知道，它是可以被实现出来的，无论是软件，还是硬件方式。
DSPbuilder是什么？通过前边的学习，我们知道，FPGA内部就如同一个个小积木。DSPbuilder就是ALTERA公司工程师，专门用这些小积木已经搭建好了各式各样的小门、小窗、房梁……而这些一个个做好的小模块，都放到了DSPBUILDER里边。好了，这样，我们就可以在MATLAB的simuli
k环境下，用DSPBUILDER的内部小模块，开始堆积我们想要的那栋房子。这一下就省去了我们的好多工作，因为现在很多模块资源都是现成的，不需要我们用VHDL或者是Verilog语言去做这些小模块。当在simuli
k环境下模拟搭建好了后，我们通过DSP工具，就可以直接转换到QuartusII环境下，进行真正的搭建过程了。当然了，这个过程QuartusII可以完全替代我们去完成。
同样，有一些功能模块，是DSPbuilder库里边所不具备的，这个时候还可以通过使用QuartusII进行语言编程，生成一个功能模块，并且加载到matlab的simuli
k库里边进行仿真应用。
利用Matlab软件中的Simuli
k模块进行通信系统的仿真，并通过DSPBuilder软件将系统级和RTL级寄存器传输级两个设计领域的设计工具连接起来，把Simuli
k的设计文件后缀为mdl文件转成相应的硬件描述语言VHDL设计文件后缀为vhd文件，以及用于控制综合与编译的TCL脚本，之后即可通过FPGACPLD开发工具QuartusII来完成相应的处理。
DSPBuilderr