点击下载图标就会出现下载对话框
f点击HardwareSetup如果你没插USBBLASTER，打开后不会有显示，如果插上后，这里就会显示有一个硬件可以选择，右上位置选择下载方式。注意：JTAG模式和AS模式接口是不同的
选择好USBBLASTER后，点Close，然后点Start
f当前选择的是JTAG模式，因此下载程序到RAM，可以看调试结果。至此，FPGA的原理图制作，代码编写流程及下载流程已经全部完毕。现在以一个简单的分频器来讲一下。第一件事，如同单片机的最小系统一样，FPGA的系统需要一个时钟源作为支撑，FPGA内部有个PLL锁相环资源，这个PLL可以对输入频率进行倍频。因此，几乎在每个系统设计的时候，都需要对这个PLL进行设置。如下所示
选择第一个
f点NEXT，往下进行选择IO栏目下的ALTPLL，给这个模块起一个名字叫PLL然后点NEXT
ff根据提示进行选择，选择好了后，点击进入下一个设置
f在这里，把所有的勾全部去掉就可以，然后一直点下一步，一直到下面图示，
f每个芯片可以设置输出的频率个数不同，当前我用的ep2s60总共有2个PLL，每个PLL可以设置6个不同的频率输出。现在就可以一直点下一步，直到Fi
ish就可以。然后再Project里边将PLL放置到原理图上。
新建一个test_div的程序，程序代码如下libraryieeeuseieeestd_logic_1164alluseieeestd_logic_u
sig
edall
e
titytest_divis
portclki
i
std_logicclkout1outstd_logicclkout2outstd_logic
e
dtest_div
architecturefe
pi
_arcoftest_divis
sig
alcou
t1i
tegerra
ge0to7sig
alclkbuff1std_logic
计数寄存器16分频
sig
alcou
t2i
tegerra
ge0to3计数寄存器8分频
fsig
alclkbuff2std_logic
begi

processclki
cou
t1cou
t2
begi
ifrisi
g_edgeclki
the

计数、分频1
ifcou
t17the
cou
t10clkbuff1
otclkbuff1
elsecou
t1cou
t11clkout1clkbuff1
e
dif
e
dif
ifrisi
g_edgeclki
the
计数、分频2
ifcou
t23the
cou
t20clkbuff2
otclkbuff2
elsecou
t2cou
t21clkout2clkbuff2
e
dif
e
dif
e
dprocess
e
dfe
pi
_arc
保存程序，设置当前为最高实体，进行编译，编译后产生模块，最终也可以放在原理图上了。用鼠标将所需要连接的线连接起来，然后设置当前为最高实体，进行编译，分配引脚，编译，下载就可以完成了。
同时，除了下载进FPGA中进行调试外，我们还可以提前利用Quartus进行时序仿真。如上边这个程序，生成一个Block放置在原理图上，然后再加上一个PLL，连接起来后，以下图示：
f点击Processi
gSimulatio
DebugCurre
tVectorI
puts在
ame处点右键，选择I
setI
setNodeorBus
f点击NodeFi
der，进入
可以选择r