行反复仿真和验证，直到满足要求。（主要是时序仿真）。
第二章基于QuartusII的实例
一、建立工程首先，打开QuartusII软件。
f接下来，建议一个新工程
f第一行，是所建工程的路径，第二工程项目名称，第三项，是填好后，如下图
f下边一直点击NEXT，直到出现以下界面
Family里边选择SratixII，Availabledevices里边选择EP2S60F672C5具体内容根据你所使用的芯片所决定，接着点NEXT，不需要做任何修改了，一直点到Fi
ish。到此为止，工程已经建立完成。需要建立一个BlockDiagramSchematicFile，点击FileNew出现如下图。
f点击OK，建立完成，工程中出现一个Block1bdf文件。
f现在点“保存”是不管用的，建议随便放一个器件后点保存文件为bdf文件。方法是在这个bdf文件空白处双击鼠标，或者右键点鼠标，点i
sertsymbol
这里边的器件很多，可以再里边输入你所需要的器件，也可以直接点分类，根据分类查找你需要的器件。
点击FileNew，选择VHDLFile根据你所使用的编程语言
f点击OK后，再下边的界面就可以编写VHDL程序了。当然可以根据自己掌握的语言种类进行编程。
fVHDL语言，注意：保存的文件名字，必须与实体名字一致，否则编译会出错。
设置当前为最高实体。
点击那个紫色的三角，进行编译
f下面就是产生模块了。如图点击就可以
生成模块完成后，回到bdf主界面。双击该界面，再Project下拉栏，就会出现刚才所编译文件生成的模块，左键点击就可以将其放入主原理图实体中，并且今后如果重新改变VHDL程序，必须走这个过程，先设置最高实体，然后编译，产生模块，最后要添加这样如下的过程。
f放置模块的时候，通过自己的程序编译产生的模块，会在Project目录下，如图所示
特别注意：已经做好的并且放入到原理图的模块程序如果需要改动，改动后也必须先编译，后产生模块，最后按照如下所示进行模块更新。
根据需求进行选择一下
f以后每次要用的时候，都可以双击鼠标，进入project里边进行选择，进行使用。
右键点击模块，点Ge
erate……
f引脚也可以自己设置输入输出引脚并且命名。设置当前实体为最高实体，再次进行编译
f编译完成后，要分配引脚，通常分配引脚有两种方式，一种是直接在工程分配，这种方式对于引脚较少比较方便，如下图所示。
选择PIN
f双击引脚分配处的to和locatio
，就可以确定应用的FPGA引脚分配情况。
分配好引脚后，点击保存，再看原理图，每个引脚后边都有一个“小尾巴”，表示信号线的实际物理引脚分配情况。
f然后再编译。最后在点击TOOLProgrammer，或者直接r