全球旧事资料 分类
实验一运算器实验
一、实验目的
1、掌握运算器的组成及工作原理;2、了解4位函数发生器74LS181的组合功能,熟悉运算器执行算术操作和逻辑操作的具体实现过程;3、验证带进位控制的74LS181的功能。
二、预习要求
1、复习本次实验所用的各种数字集成电路的性能及工作原理;2、预习实验步骤,了解实验中要求的注意之处。
三、实验设备
ELJYⅡ型计算机组成原理实验系统一套,排线若干。
四、电路组成
本模块由算术逻辑单元ALU74LS181(U7、U8、U9、U10)、暂存器74LS273(U3、U4、U5、U6)、三态门74LS244(U11、U12)和控制电路(集成于EP1K10内部)等组成。电路图见图11a、11b。
1
f图11(a)ALU电路
图11(b)ALU控制电路算术逻辑单元ALU是由四片74LS181构成。74LS181的功能控制条件由S3、S2、S1、S0、M、C
决定。高电平方式的74LS181的功能、管脚分配和引出端功能符号详见表11、图12和表12。四片74LS273构成两个16位数据暂存器,运算器的输出采用三态门74LS244。它们的管脚分配和引出端功能符号详见图13和图14。
图1274LS181管脚分配
表1274LS181输出端功能符号
74LS181功能表见表11,其中符号“+”表示逻辑“或”运算,符号“”表示逻辑“与”运算,符号“”表示逻辑“非”运算,符号“加”表示算术加运算,符号“减”表示算术减运算。
2
f选择S3S2S1S00000000100100011010001010110011110001001101010111100110111101111
M1逻辑操作
M0
算术操作
C
1(无进位)C
0(有进位)
FA
FA
FA加1
FAB
FAB
FAB加1
FAB
FAB
FAB加1
F0
F-1
F0
FAB
FA加AB
FA加AB加1
FB
FAB加ABFAB加AB加1
FABABFA减B减1
FA减B
FAB
FAB减1
FAB
FAB
FA加AB
FA加AB加1
FABABFA加B
FA加B加1
FB
FAB加ABFAB加AB加1
FAB
FAB减1
FAB
F1
FA加A
FA加A加1
FAB
FAB加A
FAB加A加1
FAB
FAB加A
FAB加A加1
FA
FA减1
FA
表1174LS181功能表
图13(a)74LS273管脚分配
图13(b)74LS273功能表
3
f图14(a)74LS244管脚分配
五、工作原理
运算器的结构框图见图15。
图14(b)74LS244功能
图15运算器的结构框图
算术逻辑单元ALU是运算器的核心。集成电路74LS181是4位运算器,四片74LS181以并/串形式构成16位运算器。它可以对两个16位二进制数进行多种算术或逻辑运算,74LS181有高电平和低电平两种工作方式,高电平方式采用原码输入输出,低电平方式采用反码输入输出,这里采用高电平方式。
三态门74LS24r
好听全球资料 返回顶部