取指＝4△t，分析时间t分析＝3△t，执行时间t执行＝5△t，如果按照流水线方式执行，执行完100条指令需要（A504△t）B507△tC508△t）D32个D510△t
4ARM处理器总共有37个寄存器，其中通用寄存器为（A31个B6个C5个
5ARM有7种处理器模式，其中有5种异常模式，分别为（AFIQ，IRQ，管理，系统，中止BIRQ，管理，用户，系统，中止CFIQ，IRQ，管理，中止，未定义DFIQ，IRQ，中止，未定义，系统
）
6在CPU的状态寄存器中，若进位标志为“0”，表示（A有进位B无进位
）D不一定
C无进位或借位
7直接转移指令的功能是将指令中的地址代码送入（A累加器87的反码为A00000111C11111000B地址寄存器
）D存储器
C程序计数器
B10000111D11100001
9在32位ARM处理器上，假设栈顶指针寄存器sp的当前值为0x00FFFFE8，那么在执行完指令“STMFAspr2”（r2为32位寄存器）后，栈指针sp的当前值应为
fA0x00FFFFE4
B0x00FFFFE6
C0x00FFFFEA
D0x00FFFFEC
10在CPU和物理内存之间进行地址转换时，能将地址从虚拟（逻辑）地址空间映射到物理地址空间的是（ATCB）BMMUCCACHEDDMA
11若内存地址区间为4000H～43FFH，每个存贮单元可存储16位二进制数，该内存区域用4片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（A512×16bitB256×8bitC256×16bit）D1024×8bit
12若内存按字节编址，用存储容量为32K×8比特的存储器芯片构成地址编号A0000H到DFFFFH的内存空间，则至少需要（A4片B6片）C8片D10片
13页式存储系统的逻辑地址是由页号和页内地址两部分组成，地址变换过程如下图所示。假定页面的大小为8K，图中所示的十进制逻辑地址9612经过地址变换后，形成的物理地址a应为十进制（）
A42380
B25996
C9612
D8192）
14某存储器数据总线宽度为32bit，存取周期为250
s，则该存储器带宽为（A8×106BsB16×106BsC16×108Bs）
D32×106Bs
15在嵌入式处理器中，实现CACHE的主要功能由（A硬件B软件
C操作系统
D应用程序
16某32位计算机的CACHE容量为16KB（B：字节），CACHE块的大小为16B（B：字节），若主存与CACHE地址映像采用直接映像方式，则主存地址为0x1234E8F8的单元装入CACHE的地址A00010001001101C10100011111000B01000100011010D11010011101000
f17某计算机的存储系统由Cache主存系统构成，Cache的存取周期为10
s，主存的存取周期为50
s。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则该Cache主存系统的效率是（A0856A内存B08r