：将送入的频率，相位差控制字，控制输出波形种类进处理得到三种不同的波形，频率和相位差。首先是对DDS子程序进行设计，利用类属语句对输入频率字，相位字，累加器，正弦ROM表的地址位宽和数据进行说明，软件的主要任务是在累加器中按输入的频率字进行循环累加，将截断的数据与输入的相位字进行累加。42总程序流程设计图
图5总程序流程图
43子程序流程图
开始
判断按键
波形选择
频率输入
结束
图6子程序流程图
5结果分析：
6
f51波形仿真
图7正弦波仿真图
图8方波仿真图
图9三角波仿真图
52输出波形：
正弦波
三角波
7
f矩形波
6设计小结：
本次设计以直接数字频率合成技术DDS为基础的波形信号发生器工作原理和设计过程，并在FPGA实验平台上设计实现了满足各功能指标的信号发生器。系统硬件除需外加滤波整形电路外，其余部分均可在FPGA开发实验系统KH－310上集成开发，系统软件可在Quartus下编写代码，实现数据信息处理和控制操作等功能。整体开发环境成熟，应用工具齐全，随着FPGA性价比的不断提高，基于FPGA平台开发信号发生器将逐步走向标准化、规模化和产品化。在这次课程设计中，我的工作主要是相位累加器的底层模块的代码编写和调试和ROM定制，负责波形输出模块，能够完成顺利的完成对波形类型的输出，如：三角波、方波、正弦波。虽然在设计过程中遇到很多困难，不过在老师和同学的帮助得到了解决，通过这次设计也使我的动手能力得到加强，学会发现问题并通过查阅资料，与同学讨论请教老师，来解决问题。总之，我在这次设计实践中受益匪浅，积累了经验。
8
f附录
波形输出
moduleROM_READCLK50MFMODVROM_DATAi
putCLK50Mi
put150Fi
put10MODi
put70Vclocksource50Mhz20
s11000000Hztrisi
01voltage050
outputreg70ROM_DATAwireDIV_CLKwire150DIVPwire07tri_datawire07si
_datawire07toc_datawire07mtx_datareg60addressassig
DIVP50000000256FDivClkrom_clkCLK50MDIVPDIV_CLKTAGtri_romaddressCLK50Mtri_dataSINsi
_romaddressCLK50Msi
_dataTOCtoc_romaddressCLK50Mtoc_dataMTXmtx_romaddressCLK50Mmtx_dataalwaysposedgeDIV_CLKbegi
ifaddress7b1111110addressaddress1elseaddress7h00e
dalwaysposedgeDIV_CLKbegi
根据选取方案不同，删除对应语句caseMOD2b00ROM_DATAtri_dataV50三角波2b01ROM_DATAsi
_dataV50正弦波2b10ROM_DATAtoc_dataV50锯齿波2b11ROM_DATAmtx_dataV50矩形波e
dcasee
de
dmodule
9
fr