收发送器8250串行传输，需要并行到串行和串行到并行的转换，并按照传输协议发送和接收每个字
符（或数据块）这些工作可由软件实现，也可用硬件实现通用异步接收发送器UART是串行异步通信的接口电路芯片IBMPCXT机的UART芯片是INS8250后来使用NS165507318250的内部结构8250实现了起止式串行异步通信协议，支持全双工通信
通信字符可选择数据位为5～8位停止位1、15或2位可进行奇偶校验具有奇偶、帧和溢出错误检测电路8250支持的数据传输速率为50～9600bps1串行数据的发送
双缓冲寄存器结构保证数据的连续发送2起始位的检测数据接收时钟频率是数据传输频率的16倍正确识别起始位，防止因干扰引起的误识别3串行数据的接收4接收错误的处理奇偶错误PE（ParityError）若接收到的字符的“1”的个数不符合奇偶校验要求帧错误FE（FrameError）若接收到的字符格式不符合规定（如缺少停止位）溢出错误OE（Overru
Error）若接收移位寄存器接收到一个数据，并送至输入缓冲器时，CPU还未取走前一个数据，就会出现数据溢出若接收缓冲器的级数多，则溢出错误的几率就少7328250的引脚分成连接CPU的部分和连接外设的部分注意：8250不是I
tel公司的产品，所以该芯片引脚名称与前面学习的8253、8255等I
tel产品有所不同，但是引脚功能却是类似的1处理器接口引脚（1）数据线D0～D7：在CPU与8250之间交换信息地址线A0～A2：寻址8250内部寄存器片选线：8250设计了3个片选输入信号CS0、CS1、CS2和一个片选输出信号CSOUT。3个片选输入都有效时，才选中8250芯片，同时CSOUT输出高电平有效。地址选通信号ADS：当该信号低有效时，锁存上述地址线和片选线的输入状态，保证读写期间的地址稳定1处理器接口引脚（2）读控制线
f数据输入选通DISTR（高有效）和DISTR（低有效）有一个信号有效，CPU从8250内部寄存器读出数据
相当于IO读信号写控制线
数据输出选通DOSTR（高有效）和DOSTR（低有效）有一个有效，CPU就将数据写入8250内部寄存器
相当于IO写信号8250读写控制信号有两对，每对信号作用完全相同，只不过有效电平不同而己1处理器接口引脚（3）驱动器禁止信号DDIS：CPU从8250读取数据时，DDIS引脚输出低电平，用来禁止外部收
发器对系统总线的驱动；其他时间，DDIS为高电平主复位线MR：硬件复位信号RESET中断请求线INTRPT：8250有4级共10个中断源，当任一个未被屏蔽的中断源有请求时，
INTRPT输出高电平向CPU请求中断2时钟信号时钟输入引脚XTAL1：8250的基准工作时钟时钟输出引脚XTAL2：基准时钟信号的输出端r