级L1级L2级L3级L4级
L0中断处理程序
1
0
1
0
1
L1中断处理程序
1
1
1
1
1
L2中断处理程序
0
0
1
0
0
L3中断处理程序
1
0
1
1
1
L4中断处理程序
0
0
1
0
1
2若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图如下：
9某机器CPU中有16个通用寄存器，运行某中断处理程序时仅用到其中2个寄存器，请问响应中断而进入该中断处理程序时是否要将通用寄存器内容保存到主存中去需保存几个寄存器解：虽然CPU中有16个通用寄存器，但因运行某中断处理程序时仅用到其中2个寄存器，因此在响应中断而进入该中断处理程序时，不需要将所有通用寄存器内容保存到主存中，需保存的只是在中断处理程序中要用到的2个寄存器。
10画出二维中断结构判优逻辑电路，包括1主优先级判定电路（独立请求），（2）次优先级判定电路（链式查询）。在主优先级判定电路中应考虑CPU程序优先级。设CPU执行程序的优先级分为4级（CPU7－－CPU4），这个级别保存在PSW寄存器中（7、6、5位）。例如CPU5时，其状态为101。解：略参课本图810
11．参见图8．9所示的二维中断系统。1若CPU现执行E的中断服务程序，IM2，IM1，
2
f第8章习题参考答案
IM0的状态是什么2CPU现执行H的中断服务程序，IM2，IM1，IM0的状态是什么3若设备B一提出中断请求，CPU立即进行响应，应如何调整才能满足要求解：1若CPU现执行E的中断服务程序，IM2，IM1，IM0的状态是011；2CPU现执行H的中断服务程序，IM2，IM1，IM0的状态是001；3若设备B一提出中断请求，CPU立即进行响应，可将B提高到上一级，并令IM30，即构成一个3级IR。
12．下列陈述中正确的是D。A．在DMA周期内，CPU不能执行程序。B．中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来。C．DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期。D．输入输出操作的最终目的是要实现CPU与外设之间的数据传输。
13．Pe
tium系统有两类中断源：①由CPU外部的硬件信号引发的称为外部中断，它分为可屏蔽中断和非屏蔽中断；②由指令引发的称为异常，其中一种是执行异常，另一种是执行软件中断指令。答：外部中断、可屏蔽中断、非屏蔽中断、内部中断，异常，执行软件中断指令
14．IEEEl394是BI／O标准接口，与SCSIAI／O标准接口相比，它具有更高的C，更强的D，体积E，连接方便。
A．并行B．串行C．数据传输速率D．数据传输实时性E．小15．SCSI是系统级B，是处于主适配器和智能r