逻辑电平：逻辑电平是指一种可以产生信号的状态，通常由信号与地线之间的电位差来体现。逻辑电平的浮动范围由逻辑家族中不同器件的特性所决定。地线：地线是在电系统或电子设备中，接大地、接外壳或接参考电位为零的导线。一般电器上，地线接在外壳上，以防电器因内部绝缘破坏外壳带电而引起的触电事故。地线是接地装置的简称。相关概念：要了解逻辑电平的内容，首先要知道以下几个概念的含义：1输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。2输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。3输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。5阈值电平Vt：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平Vih，输入低电平
fVil。对于一般的逻辑电平，Vih，Vil，VohVol以及Vt的关系可表
示如下：VohVihVtVilVol。6Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。7Iol：逻辑门输出为低电平时的负载电流（为灌电流）。8Iih：逻辑门输入为高电平时的电流（为灌电流）。9Iil：逻辑门输入为低电平时的电流（为拉电流）。门电路输出极在集成单元内不接负载电阻而直接引出作为输出
端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：
（1）：RL（VCC－Voh）（
IohmIih）（2）：RL（VCC－Vol）（IolmIil）其中
：线与的开路门数；m：被驱动的输入端数。AO3401：AO3401是逻辑电平门。基本参数：FET特点：逻辑电平门漏极至源极电压Vdss：30V
fId时的Vgsth（最大）：15V250μA闸电荷QgVgs：13
C45V在Vds时的输入电容Ciss：14W安装类型：表面贴装英文描述：PCha
elE
ha
ceme
tModeFieldEffectTra
sistor中文描述：的P沟道增强型场效r