出接线图并在74LS153上连接好电路。
f74ls04为六反相器
3验证逻辑功能。
经仿真实验结果与理论值相同。
六、实验报告要求
用数据选择器对实验内容进行设计、写出设计全过程、画出接线图、进行逻辑功能测试总结实验收获、体会。
实验四触发器和计数器
一、实验目的
1熟悉基本RS触发器、D触发器、JK触发器的逻辑功能与特点。
2了解二进制计数器工作原理。
3掌握利用中规模集成电路计数器构成任意进制计数器的方法。
二、实验仪器及材料
a数电实验箱、双踪示波器、数字万用表。
b参考元件与非门74LS00、D触发器74LS74、JK触发器74LS76、四位二进制计数器74LS161。
三、预习要求和思考题
1预习要求
1触发器逻辑功能及其表示方法及触发方式。
2根据指定的任务和要求设计电路画出逻辑图及理论分析的工作波形以便与实验比较
3用multisim软件对实验进行仿真并分析实验是否成功。
四、实验原理
174LS00、74LS74、74LS161各引脚功能图见附录。
f2在输入信号为单端的情况下D触发器用来最为方便其状态方程为其输出状态的更新发生在CP脉冲的上升沿故又称为上升沿触发的边沿触发器触发器的状态只取决于时钟到来前D端的状态D触发器的应用很广可用作数信号的寄存位移寄存
分频和波形发生等。使用时查清所用集成块的型号、外型及引线排列。
3在输入信号为双端的情况下JK触发器是功能完善使用灵活和通用性较强的一种触发器。本实验采用74LS76双JK触发器是下降边沿除法的边沿触发器。JK触发器使用时
要查清引线排列其特征方程为
4计数器对输入的时钟脉冲进行计数来一个CP脉冲计数器状态变化一次。根据计数器计数循环长度M称之为模M计数器M进制计数器。通常计数器状态编码按二进制数的递增或递减规律来编码对应地称之为加法计数器或减法计数器。
一个计数型触发器就是一位二进制计数器。N个计数型触发器可以构成同步或异步N位二进制加法或减法计数器。当然计数器状态编码非必须按二进制数的规律编码可以给M进制计数器任意地编排M个二进制码。
在数字集成产品中通用的计数器是二进制和十进制计数器。按计数长度、有效时钟、控制信号、置位和复位信号的不同有不同的型号。74LS161是集成TTL四位二进制加
法计数器其符号和管脚分布分别如下图41所示
图41
表41为74LS161的功能表
表41
ABCD
0××××××××0000
10××↑ABCDABCD
110××××××保持
11×0×××××保持
1111↑××××计数
从表71可以知道74LS161在为低电平时实现异步复位清零功能即复位不
需要时钟信号。在复位r