图和功能表
f使用QuartusII的文本编辑器FileNew出现图10，选择VerilogHDLFile，ok确认。
图10文件类型FileSaveas如图11，文件名为light，文件类型为VerilogHDLFile，保存。在文本编辑器里输入图12所示的代码，保存。
f图11文件名和保存路径
图122选一多选器代码3编译设计的电路Processi
gStartCompilatio
，或者单击开始编译，编译完成，会有提示。编译成功，会看到图13所示的编译报告，在A
alysisSy
thesisEqu
tio
s里可以看到fx1x2，这里表示异或。
f图13综合生成的功能表达式
当然，如果编译提示错误，可以在信息栏双击错误提示，光标会回到错误处，修正，重新编译即可。
4管脚分配
我们用到2个拨动开关SW0和SW1提供外部输入，对应的FPGA管脚是N25和N26。输出f练到LEDG0，对应的FPGA管脚是AE22。
用Assig
me
tEditor指定管脚Assig
me
tsAssig
me
tEditor，在Category选择Pi
，双击To列的
ew选择管脚x1，双击Locatio
，选择Pi
_N25，同样操作分配x2和f。如图14。然后保存：FileSave
f图14管脚分配另一种指定管脚的方法：QuartusII支持导入和导出管脚分配文件，可以记事本等文本编辑器编辑图15所示的内容，保存为扩展名为csv的文件。通过FileAssig
me
tsImportAssig
me
ts添加编辑csv文件。如图16。
图15csv文档
图16导入csv文档5仿真在仿真之前，需要创建测试用的波形文件：（1）FileNew在图17窗口中选择VectorWaveformFile，ok确认。
f图17文件类型（2）波形文件编辑器如图18所示
f图18波形编辑器保存文件为lightvwf，设置仿真时间：EditE
dtime，设置为200
s。选择ViewFiti
Wi
dow调节窗口显示的效果如图19。
图19全屏显示（3）添加电路仿真需要的节点EditI
sertNodesorBus打开图20所示的窗口，单击NodeFi
der，
图20添加节点在图21所示的窗口里，filter选择Pi
s：all，单击List，列出输入、出节点，单击选择，ok确认。
f图21选择节点（4）设定x1、x2的值，如图22。保存。
图22设置输入变量的值功能仿真选择Assig
me
tsSetti
gs打开设置窗口，仿真模式选择Fu
ctio
al，如图23。Ok确认。仿真之前，需要生产功能仿真连线表：Processi
gGe
erateFu
ctio
alSimulatio
Netlist。通过Processi
gStartSimulatio
或者开始仿真，仿真结果如图24。
f图23仿真类型
图24功能仿真结果时序仿真当通过功能仿真确认设计的电路功能正确之后，开始时序仿真。在图23的仿真模式选择Timi
g，然后开始仿真，结果如图25。可以看到约有6
s的延迟。
f图25时序仿真的结果
6编程和配置PFPGA首先连接电源适配器和r