电路板尺寸22硬件详细设计该设计采用第3种的硬件实现方案整个硬件实现由5个部分组成如图3所示分别为CPRI链路层协议实现模块CPRI物理层协议实现模块光传输模块时钟管理模块和系统配置与监控模块
f221CPRI链路层协议实现模块CPRI链路层只是定义了一个同步的帧结构而里面的IQ数据和控制管理数据都是由用户按需求自由处理的采用FPGA实现CPRI的成帧解帧及相关的控制处理灵活方便以后服务增加进行升级在下面的软件部分做详细介绍222CPRI物理层协议实现模块采用国半的CPRI串行解串器SCAN25100SCAN25100是专门为CPRI协议设计的高速串并转换芯片除了串并转换之外还有8B10B编解码功能其内部结构框图如图4所示图4中的TXCLK和RXCLK都是双边沿采集数据降低了频率要求光纤接口DOUT和RIN的速率由TXCLK决定当TXLCK为6144MHz时经8B10B编码再并串转换后DOUT的速率就是12288Mbs对于RXCLK也就是接收过程的时钟可以采用芯片内部自动恢复模式当作为RE端时内部振荡器产生的30MHz时钟SYSCLK72可以直接作为参考时钟REFCLK省去一个精准的外部时钟而且可以利用芯片上的两个锁相环路自动将远程射频单元同步到负责基带处理工作的基站当作为REC端时需要由时钟芯片产生3072MHz的时钟给SCAN25100当参考时钟具体应用时可以使用芯片的配置引脚进行芯片工作模式配置也可以用MDIO接口对芯片内部寄存器进行编程达到配置芯片的目的此外该芯片还提供了延迟校准测量功能通过读内部相应的寄存器值再进行简单的换算后就可以得到数据的传输延迟其准确度达到±800psSCAN25100很好地满足CPRI物理层的功能性能稳定省去了8B10B编解码和接收端的时钟恢复减轻FPGA开发压力
f223光纤传输模块由于CPRI光口的传输速率有6144Mbs12288Mbs和24576Mbs三种所以光纤模块应该选用多模光纤模块可以满足3种速率的不同选择实现多块单板之间的通信形成链状和星型混全组网提高整个数字直放站系统的覆盖范围224时钟管理模块对于数字直放站系统需要用到好几个低抖动低相位噪声时钟SCAN25100如FPGA等而且电平有LVDSLVPECLCMOS等时钟是整个系统的核心其性能直接影响整个系统的工作AD9516是一款将低相位噪声时钟发生和小于1ps低抖动14通道时钟分配功能集成在一起的时钟集成电路内部集成了1个整数
分频的频率合成器2个参考输入端1个压控振荡器VCO可编程驱动器可调延迟线和14个时钟驱动器包括LVPECLIVDS和CMOS三种电平模式输出由于片r