西安交通大学16年3月课程考试《数字电子技术》作业考核试题答案
单选题1TTL与非门低电平输出电流IOL的参数规范值是（D）。A20μAB40μAC16mAD16mA2已知FABCCD，选出下列可以肯定使F0的取值（D）。AABC011BBC11CCD10DBCD1113把模拟量转换成为相应数字量的转换器件称为（D）。A数模转换器BDACCDA转换器DADC4“与非”逻辑运算结果为“0”的条件是该与项的变量（B）。A全部输入“0”B全部输入“1”C至少有一个输入“1”
fD任一个输入“0”5用三态门可以实现“总线”连接，但其“使能”控制端应为（）。A固定接0B固定接1C同时使能D分时使能6高密度可编程逻辑器件中具有硬件加密功能的器件是（）。AHDPLD和FPGABGALCHDPLDDFPGA7改变（）之值不会影响555构成单稳态触发器的定时时间tw。A电阻RB电容CCCU端电位D电源VCC
f8如要将一个最大幅度为999V的模拟信号转换为数字信号，要求ADC的分辨率小于0mV，最少应选用（）位ADC。A6B8C10D129用卡诺图化简具有无关项的逻辑函数时，若用圈1法，在包围圈内的×是按（）处理；在包围圈外的×是按（）处理。A1，1B1，0C0，0D不确定10二极管与门的两输入信号AB＝（）时，输出为高电平。A00B01C10D1111用不同数制的数字来表示2004，位数最少的是（）。A十六进制B十进制C八进制D二进制
f12若双积分AD转换器第一次积分时间T取20mS的整倍数，它便具有（）的优点。A较高转换精度B极强抗50Hz干扰C较快的转换速度D较高分辨率13主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。A上升沿B下降沿C高电平D低电平14HDPLD比较适合用在以（）的数字系统。A复杂B控制为主C时序为主D较简单15555集成定时器构成的单稳态触发器，其暂态时间tW（）。A07RCBRCC11RCD14RC16TTL与非门输出高电平的参数规范值是（）。
fA≥14VB≥24VC≥33VD36V17数字信号是（）。A时间和幅值上连续变化的信号B时间和幅值上离散的信号C时间上连续、幅值上离散变化的信号D时间上离散、幅值上连续变化的信号18欲把36kHz的脉冲信号变为1Hz的脉冲信号，若采用10进制集成计数器，则各级的分频系数为（）。A36101010B49101010C312101010D6310101019TTL与非门输出低电平的参数规范值是（）。A≤03VB≥03VC≤04VD08V20要使JK触发器的输出Q从变成0，它的输入信号JK应为（）。A00
fB01C10Dr