EDA实验报告
学生姓名：asfmlam学号：eafvpacv专业班级：电子3班
组合电路设计
一、实验目的熟悉quartusⅡ的VHDL文本设计全过程，学习简单组合电路的设计、多层次电路设计、仿真。二、实验内容实验内容：首先利用quartusⅡ完成2选1多路选择器（例43）的文本编译输入（mux21avhd）和仿真测试等步骤，最后在实验系统上硬件测试，验证此设计的功能。将此多路选择器看成一个元件mux21a，利用元件例化语句描述成三选一，然后进行编译、综合、仿真。引脚锁定以及硬件下载测试。建议选实验电路模式5，用键1PIO0）（控制s0；用键2PIO1）（控制s1；a2和a1分别接clock5、a3、clock0和clock2；输出信号outy仍接扬声器spker。通过短路帽选择clock0接256HZ信号，clock5接1024HZ信号，clock2接8HZ信号。最后选行编译、下载和硬件测试实验。三、实验器材QuartusII软件。设计思路原理图四、设计思路原理图
五、实验程序实验内容1：二选一：libraryieeeuseieeestd_logic_1164alle
titymux21aisstd_logicportabi
std_logicstd_logicsi
std_logicstd_logicyoutstd_logice
de
tityarchitecturedataflowofmux21aisbegi

1
fyawhe
s0elsebe
darchitecture实验内容2：三选一libraryieeeuseieeestd_logic_1164alle
titymux31aisporta1a2a3i
std_logics0s1i
std_logicoutyoutstd_logice
de
titymux31aarchitecturem31aofmux31aiscompo
e
tmux21aportabi
std_logicsi
std_logicyoutstd_logice
dcompo
e
tsig
altmpstd_logicbegi
u1mux21aportmapaa2ba3ss0ytmpu2mux21aportmapaa1btmpss1youtye
darchitecture六、实验步骤在E盘新建一个文件夹，用于存放工程。打开quartus，新建工程，然后选择新建VHDL文件，命名为mux21a。在VHDL编辑窗口中输入实验程序后，进行编译、仿真；在实验一的基础上，新建VHDL文件，命名为mux31a。VHDL在编辑窗口中输入实验程序后，进行编译、综合、仿真；最后进行硬件测试。七、仿真波形分析二选一波形：
分析：当s0时，ya；当s1时，yb。三选一综合图形及其波形
2
f八、引脚图连接
分析：s1s000时，当outya1；当s1s001时，outya1；当s1s010时，outya2；当s1s011时，outya3。九、实验体会只要自己能全身心投入进去，就能办成事。对待实验一定要有一颗严谨的心。
3
fr