Timi
gSummary（C）Timi
gCo
strai
ts、DataSheetreport和DerivedCo
strai
tReport（D）Timi
gCo
strai
ts、DataSheetreport和Timi
gSummary以下需要设定时序约束是（）（A）从输入端口到寄存器（B）从寄存器到寄存器（C）从输出到输入的组合逻辑（D）以上都是时序约束参数的处理优先级由高到低的顺序为（）（A）具体信号的特定约束，顶层模块的特定约束，顶层模块的全局约束（B）顶层模块的全局约束，顶层模块的选定约束，具体信号的特定约束（C）顶层模块的特定约束，顶层模块的全局约束，具体信号的特定约束（D）具体信号的特定约束，顶层模块的全局约束，顶层模块的特定约束如果CLK的占空比为50，两个器件之间的PERIOD约束为20
s。且两器件分别采上升沿和下降沿触发，刚两器件之间的实验布线延迟约束为（A）5
s（B）10
s（C）20
s（D）40
s以下不属于时序电路设计技巧是（）（A）乒乓操作（B串并转换（C流水线操作（D以局部时钟代替全部时钟适当的使用case语句可以使状态机运行的更加灵活，以下不属于状态机（A）GRAY状态机（BONEHOT状态机（CBiary状态机（DGATE状态机DCM包含（）四个独立的单元（A）延迟锁定环路，数字频率综合器，数字相移器，状态逻辑（B）延迟锁定环路，同步计数器，数字相移器，状态逻辑（C）延迟锁定环路，数字频率综合器，时钟产生器，状态逻辑（D）同步计数器，数字频率综合器，时钟产生器，数字相移器可以利用ISE的（）组件来生成DCM模块（A）CoreGe
erator（B）ArchiterctureWizard（C）PACE（D）FPGAEdit可以利用ISE的（）组件来生成FIFO模块（A）CoreGe
erator（B）ArchiterctureWizard（C）PACE（D）FPGAEdit
f35
在FIFO配置中需要设置标志有（）（A）FullFlag（BEmptyFlag（CE
dFlag（DA和B
典型应用技术
一、单项选择题（选择一个正确的答案，将相应的字母填入题内的括号中）
1根据8位的数据10110010判断，当前校验位的结果（）。（A）1（B）0（C）4（D）不能确定2在主机到设备通讯的详细过程中，有一个重要的定时条件（）（A）在主机最初把数据线拉低后设备开始产生时钟脉冲的时间必须不大于15ms；（B）在主机最初把数据线拉低后设备开始产生时钟脉冲的时间必须大于15ms；（C）数据包被发送的时间必须大于2ms；（D）数据包被发送的时间必须大于20ms；3PS2设备的时钟信号的说法正确的是（）。（A）PS2设备始终在不间断产生时钟信号（B）PS2设备不产生时钟信号，时钟信号是由主机提供（C）PS2设备在检测到“请求发送”状态后，r