QBQA1001。CP20，CP1输入时钟，QA输出，实现模2计数器。
31
fCP10，CP2输入时钟，QDQCQB输出，实现模5计数器。CP1输入时钟，QA输出接CP2，实现8421码十进制计数器。CP2输入时钟，QD输出接CP1，实现5421码十进制计数器，即当模5计数器由100→000时，QD产生一个时钟，使QA改变状态。
QAQBQCQD
JSDKRD
JSDKRD
JSDKRD
SDJKRD
AR91R92CP1R01R02
BCP2
图71表71R01110×××0074LS90异步计数器功能表R0211×000××R910×11×0×0R92×0110×0×CP1××××CP0CPQDCP2××××0CPQACP
74LS90的逻辑电路图
QD0011
QC0000
QB0000
QA0011
功能异步置0异步置0异步置9异步置9由QA输出由QDQCQB输出由QDQCQBQA输出由QDQCQBQA输出
二进制计数五进制计数8421码十进制计数5421码十进制计数
2同步十进制双时钟可逆计数器74LS192同步加法计数器和减法计数器是数字电路中常用的时序逻辑电路，74LS192同步十进制可逆计数器可在不同的输入控制信号作用下，实现加法和减法计数。同步4位十进制加减计数器74LS192，是双时钟方式的十进制可逆计数器，它可对8421BCD码进行加法、减法计数，它有计数使能控制输入，有级联脉冲时钟输出，有预置数及清零等功能。图73为74LS192的引脚排列图。74LS192具有如下功能：A、B、C、D：为预置数数据输入端。QA、QB、QC、QD：为输出端，QD为最高位。
32
fCR：清除端，此端为高电平时，内部的四个触发器被清零，即QA、QB、QC、QD0。
2R013R026R917R9214A1BCTR2R013R026R917R92129811CP14A1BCTR
CP
CP1DIV2QAQBCP2QCQD
CP1DIV2QAQBCP2QCQD
129811
最高位
最高位
（a）8421BCD码图72
（b）5421BCD码74LS90构成十进制计数器的两种接法
LD：置入输入端，LD0，并在数据输入端输入数据时，则
QAA；QBB；QCC；
QDD，输出端就可预置为所需的电平，即输出与输入数据一致，而与时钟输入的电平无关。LD1，执行计数功能。此端的作用是用来预置输入端的数据来修改计数长度。CPU：加计数端，即“加”控制信号端，用来控制计数器的计数方向。当在此端输入CP脉冲，且“减计数端”为高电平时，在计数脉冲上升沿到来时，计数器进行十进制加法计数。CPD：减计数端，即“减”控制信号端，用来控制计数器的计数方向。当在此端输入CP脉冲，且“加计数端”为高电平时，在计数脉冲上升沿的作用下，计数器进行减计数。
BO：借位输出端，在计数器做减计数时用于计数器之间的级
14CLR11LD4CPD5CPU151109ABCD1213
COBO
联。当计数器发生下溢时，借位输出r