QuartusⅡ90使用教程（初级）
QuartusⅡ是Altera公司推出的专业EDA工具，支持原理图输入、硬件描述语言的输入等多种输入方式。硬件描述语言的输入方式是利用类似高级程序的设计方法来设计出数字系统。接下来我们对这种智能的EDA工具进行初步的学习。使大家以后的数字系统设计更加容易上手。
第一步：打开软件
菜单栏快捷工具栏
资源管理窗口
工作区
编译及综合的进度栏
信息栏

快捷工具栏：提供设置（setti
g），编译（compile）等快捷方式，方便用户使用，用户也可以在菜单栏的下拉菜单找到相应的选项。菜单栏：软件所有功能的控制选项都可以在其下拉菜单中找到。编译及综合的进度栏：编译和综合的时候该窗口可以显示进度，当显示100是表示编译或者综合通过。信息栏：编译或者综合整个过程的详细信息显示窗口，包括编译通过信息和报错信息。
1
f第二步：新建工程（file
ewProjectWizard）1工程名称：
所建工程的保存路径
工程名称
顶层模块名（芯片级设计为实体名），要求与工程名称相同
2添加已有文件（没有已有文件的直接跳过
ext）
如果有已经存在的文件就在该过程中添加，软件将直接将用户所添加的文件添加到工程中。
2
f3选择芯片型号（我们选择MAX3000A系列下的EPM3256AQC20810芯片）所选的芯片的系列型号
快速搜索所需的芯片
选择芯片
4选择仿真，综合工具（第一次实验全部利用quartus做，三项都选No
e，然后
ext）
选择第三方综合工具，如果使用Quartus内部综合工具则选择
o
e选择第三方仿真工具，如果使用Quartus内部仿真工具则选择
o
e
选择时序分析仪
3
f5工程建立完成（点fi
ish）
工程建立完成，该窗口显示所建立工程所有的芯片，其他第三方EDA工具选择情况，以及模块名等等信息。
第三步：添加文件（file
ewVHDLfile），新建完成之后要先保存。
4
f我们选择VHDLfile设计文件格式既选择VHDL文本输入形式
第四步：编写程序38译码器的VHDL描述源文件如下：libraryieeeuseieeestd_logic_1164alle
titydecoder3_8isportAi
std_logic_vector2dow
to0ENi
std_logicYoutstd_logic_vector7dow
to0e
ddecoder3_8architectureexample_1ofdecoder3_8issig
alselstd_logic_vector3dow
to0begi
selAENwithselselectY