用Cache技术的主要目的是（）。
2减少高速CPU和慢速内存之间的速度差异33：8259A是（）。
2可编程中断控制器34：8255工作方式0，A口输入，C口高4位输入，B口输出，C口低4位输出，其控制字为（）。
110011000B35：在RS232C串行通信标准总线中，如果通信接口芯片采用8251A，则RTS信号是由（）发出的。
38251A的调制解调控制器
36：8253使用了（）端口地址。
f44个37：在DMA操作期间，8237A选择存储器的信号是A15～A0，而选择外设端口的信号是（）。
4DACK38：在构成存储系统时，所用存储芯片单片不能满足字长要求，需用首先进行（）。
2位扩展
39：8088CPU工作在最大模式下，执行IN或OUT指令产生IO端口读信号IOR和写信号IOW的部件是（）。
2总线控制器40：在Reset信号到来后，8088CPU的启动地址为（）。
2减少高速CPU和慢速内存之间的速度差异41：CPU接收中断类型码，将它左移（）位后，形成中断向量的起始地址，存入暂存器中。
2242：寄存器间接寻址方式中，操作数在（）中。
3内存单元
43：8086CPU复位后，执行的第一条指令的物理地址是（）。
3FFFF0H
f44：8088CPU通过总线对内存或IO端口进行一次读或写操作的过程称为一个（）。
2总线周期45：有关RS232C技术，下列说法中错误的是（）。
3并行传送数据
46：将累加器AX的内容清零的不正确操作是（）。4CMPAX，AX
47：8255A工作在方式0时，端口A、B、和C的输入输出有（）种组合方式。316
48：在中断响应周期内，将IF置0是由（）。1硬件自动完成的
49：指令TESTAL，40H的含义是（）。
2测试AL的D6位的逻辑值。50：算术移位指令SAL可用于（）。
1带符号数乘251：某静态RAM芯片的容量为8K×8位，则（）。
3该芯片的地址线是13根
52：微机控制总线上传送的是（）。4A和C
53：堆栈的工作原则是（）。1先进后出
f54：设SP2000H，当执行POPAX之后，SP（）。
22002H55：在微型计算机系统中，CPU与IO设备间传送的信号有（）。
4以上都是
1：CPU响应INTR引脚的中断请求的条件是（）。
2IF12：8253可编程定时计数器工作在方式2时，控制信号GATE变为低电平后对计数器的影响是（）。
1等待下一次计数开始3：设SP2000H，当执行POPAX之后，SP（）。
22002H4：有关RS232C技术，下列说法中错误的是（）。
3并行传送数据
5：8088CPU通过总线对内存或IO端口进行一次读或写操作的过程称为一个（）。
2总线周期6：在RS232C串行通信标准总线中，如果通信接口芯片采用8251A，则RTS信号是由（）发出的。
38251A的调制解r