计算机组成原理实验报告
实验四总线半导体静态存储器系统
一、实验目的
1、熟悉挂接总线的逻辑器件的特性和总线传送方式的逻辑实现方法。2、掌握总线半导体静态存储器系统的数据存取方法和操作。
二、实验器材
1、计算机组成原理实验台2、1片74LS244、1片74LS273
三、实验原理
在单总线结构的计算机中，地址和数据都是通过同一组数据开关及三态传输门挂接总线，发送到相应计数器、地址寄存器、存储器单元或运算器中。怎样区分送入总线的信息是地址还是数据，这可通过控制操作的时序来实现。本实验通过总线SRAM系统的读写操控，学习相关操控的步骤及先后次序，实验方案如图1所示。
f实验中，总线系统采用8位总线宽度，地址和数据都通过“数据开关”产生，通过挂接总线的“总线驱动”送上总线，经由总线传输到其它部件。操控的结果可以通过挂接在总线上的“输出寄存器”输出，并由与之相连的“输出显示”LEDs进行显示。方案中的“M”模块和“PC”模块是系统中的现成模块，位于实验箱的左上半部，可以直接调用。其中，“M”模块由RAM存储器（2片字长扩展的MM2114）和MAR（1片74LS273）组成。“PC”模块由二进制计数器（2片容量扩展的74LS161）和三态总线驱动（1片74LS244）组成。模块内各器件之间的连接已经在内部完成，并且已经挂接到系统总线BUS上。由于采用8位总线结构，所以，“M”模块的MAR寻址能力为28个存储单元，每个存储单元的字长为1个字节。而且，当前存储单元的地址可显示在模块内的8个LED显示灯上。“PC”模块的计数范围是0255，可以预置计数初始值，计数结果可以通过三态门回送到总线上。对以下信号进行操控，可以完成对“M”模块的读写：存储器地址打入控制端，要求脉冲信号。当存储器地址送上总线时，在LodMAR端上发送一个脉冲，即可将总线上的地址打入MAR寄存器中，锁存将要操作的存储器单元地址。存储器地址寄存器清零控制端，要求电平信号，低电平信号有效。在该控制端上输入低电平信号，将清除MAR中的地址数据。存储器的读写信号，要求电平信号。该控制端必须与端配
合使用，才能完成对存储器的读写操作。存储器的片选信号，要求电平信号，低电平有效。该控制端为高
电平时，存储器输出高阻抗，存储器与总线“脱离”。该控制端为低电平时，与端的状态共同决定存储器的当前状态（数据读出或写入状态）。对以下信号进行操控，可以完成对“PC”模块的控制：PC计数器初始计数值的预r