部分，利用第一部分输出的500K时钟信号，通过计数器电路获得对应CCD驱动所需的时钟，并输出第三部分，用以与相应分频信号或操作，进而得到匹配CCD需要的最终输出信号。该部分电路用到了4片74LS90十进制计数器，74LS74为D触发器，其中4片十进制计数器用以获得匹配CCD时钟要求的控制信号。
第三部分为驱动信号实现部分，利用第一部分电路产生的分频时钟信号，同时匹配第二部分电路产生的CCD时钟匹配信号，最终获得对应该CCD需要的控制信号，并进行输出，该部分主要用到了与门电路，74LS175为
四、技术途径Figure2二分频电路部分
4
fFigure3分频电路部分
Figure4驱动信号实现部分
以上三部分电路分别对应三个主要功能目的：（1）二分频电路：利用驱动时钟产生相应信号的分频信号和固定时钟频率为500K的时钟信号，500K的时钟信号供后面电路使用，分频信号只匹配相应时序要求，为详细考虑到CCD硬件组成。（2）分频电路：通过多片计数器，获得匹配CCD硬件要求的时钟序列。该匹配电路部分单独设计，有利于电路的扩展性和通用性提升。（3）驱动信号实现：综合前两部分获得信号，通过或等操作，获得匹配CCD硬件参数的最终驱动信号，最重输出的SH，F1，F2，SP，RS，CP信号都在该部分电路完成最重处理并输出。
5
f五、完整电路图Figure5电路总图
六、用Multisim100仿真调试结果在理想仿真模式下屏幕截图，仿真时钟频率：1Mhz：1光生电荷转移阶段（两端部分）
6
fFigure6第一幅图：SH，Φ1，SP，RS
由上到下信号波形依次为：SH，Φ1，SP，RSFigure7第二幅图：Φ2，SP，RS，CP
7
f由上到下信号波形依次为：Φ2，SP，RS，CPFigure8第三幅图：SH，SP，RS，CP
由上到下信号波形依次为：SH，SP，RS，CP2光生电荷积累阶段（中间部分）
8
fFigure9第一幅图：Φ1，Φ2，RS，CP
由上到下信号波形依次为：Φ1，Φ2，RS，CPFigure10第二幅图：Φ1，SP，RS，CP
由上到下信号波形依次为：Φ1，SP，RS，CP
9
f七、参数测量结果（单位
s）仿真时钟频率：1Mhz理想模式仿真测量值1us2017us9966us1us996564
s3471us962199
s1us34364
s1us
特性描述
符号t1
最小值1102001000453020604500
典型值100010002000100100408010020500
最大值100
SH与1A脉冲间隔SH脉冲宽度
RSCP
t5t3t9t12t14t15t17t19t22
脉冲宽度脉冲宽度
1B，2B与CP脉冲时间
RS
与CP脉冲时间脉冲宽度与SP脉冲时间
SPRS
SH与CP脉冲时间
八、设计体会与感想
本次CCD硬件驱动电路设计，主要参照已有的驱动电路设计r