1设计思路设计思路
在测量、自动控制、通信和遥控等许多技术领域都要用到各种各样的波形信号，这些不同的波形信号是由波形发生器产生的。任意波形发生器的设计通常分为基于传统的设计方法和基于直接数字频率合成的设计方法两种。传统的任意波形发生器采用可变时钟和计数器寻址波形存储器表，其取样时频率较高，对硬件的要求也较高，而且常需多级分频或采用高性能的锁相环，其中分频式的任意波形发生器频率分辨率低，锁相式的任意波形发生器频率切换速度慢。而基于dds技术的任意波形发生器不仅能实现高稳定度、高精度、高分辨率的要求，还具有体积小、价格便宜的特点，是一种很有发展前途的信号源。直接数字频率合成技术是根据奈奎斯特采样定律，从连续信号的相位出发将一个正弦信号取样、量化、编码，形成一个正弦函数表，存于RAM中；合成时，通过改变相位累加器的频率控制字来改变相位增量。相位增量不同，一个周期内的取样点数不同。因角频率，在取样频率不变的情况
下，通过改变相位累加器的频率控制字，将这种变化的相位／幅值量化的数字信号通过1／0转换及低通滤波器即可得到合成的相位变化的模拟信号频率。
相位累加器的结构如图2所示，由N位字长的二进制加法器与一个时钟取样所得的N位二进制相位累加寄存器级联构成，加法器的一个出入端与相位寄存器的输出端相连，另一个输入端是外部的频率控制字K。每来一个时钟脉冲，加法器将频率控制数据与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟作用后所产生的新
f相位数据反馈到加法器的输入端，以使加法器在下一个时钟的作用下继续与频率控制数据相加。这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器加满时就会产生一个溢出，完成一个周期性的动作，这个周期就是DDS合成信号的一个频率周期，累加器的溢出频率就是DDS输出信号频率。
2技术指标技术指标
本设计要求的波形发生器可产生正弦波、方波、三角波以及便于产生频率可变而且具有高分辨率的波形。它要求频率范围在0MHz40MHZ，要求幅值范围在10V10V。
3系统方案系统方案
在此设计中的基于DDS技术的信号发生器，是通过单片机编程将控制字并行送入DDS芯片AD9850，然后又AD9850产生波形输出，即采用基于相位累加器的数字频率合成法，利用直接数字芯片AD9850产生波形。在该芯片中继承了相位累加器、正弦查询表、DA转换器以及高速比较器。我们再r