ta
er软件中的LEdit绘制CMOS主从D触发器版图，并进行DRC验证。4用ta
er软件中的TSpice对CMOS主从D触发器版图进行仿真，观察波形。5观察、对比、分析电路图波形与版图波形是否一致，功能是否正确。6用ta
er软件中的layoutEdit对电路网表进行LVS检验观察原理图与版图的匹配程度。
1
f2CMOS主从D触发器
21CMOS主从D触发器电路结构
CMOS主从D触发器由两个基本D锁存器电路级联而成。第一级（主）触发器由时钟信号驱动，第二级（从）触发器由反相的时钟信号驱动。因此，主触发器正电平敏感，而从触发器负电平敏感。当时钟信号为高电平时，主触发器状态与Vi
输入信号一致，而从触发器则保持其先前值。当时钟信号从逻辑“1”跳变到逻辑“0”时，主锁存器停止对输入信号采样，在时钟信号跳变时存储Vi
值。同时，从触发器变到开启状态，使主锁存器储存的值传输到从锁存器的输出Qout。原理图如图21所示。
图21CMOS主从D触发器的原理图
2
f22CMOS主从D触发器电路仿真波形
在SEdit中导出CMOS主从D触发器电路的网表。并用TSpice对CMOS主从D触发器电路进行仿真。对CMOS主从D触发器加入高电平Vdd5V，低电平为G
d的工作电压，输入周期为100
的方波脉冲时钟信号，及周期为140
占空比为95的脉冲出入信号Vi
。设定约束项，输出波形。CMOS主从D触发器电路仿真，输入输出波形如图22所示。
图22CMOS主从D触发器输入输出波形图
3
f23CMOS主从D触发器版图绘制
打开ta
er软件中的LEdit，并进行设置，其中取代设定最为关键，它关系着版图绘制后续工作的成败。然后绘制CMOS主从D触发器版图，并进行DRC验证。CMOS主从D触发器版图如图23所示，并经过DRC验证，版图绘制满足工艺要求。
图23CMOS主从D触发器版图
4
f24CMOS主从D触发器版图仿真波形
在SEdit中导出CMOS主从D触发器版图的网表。并用TSpice对CMOS主从D触发器版图进行仿真。在其网表中加入高电平Vdd5V，低电平为G
d的工作电压，输入周期为100
的方波脉冲时钟信号，及周期为140
占空比为95的脉冲出入信号Vi
。设定约束项（以上设定需与电路仿真设定一致），输出波形。CMOS主从D触发器版图仿真，输入输出波形如图24所示。
图24CMOS主从D触发器版图输入输出波形图
通过观察、对比、分析电路仿真图波形与版图仿真波形一致，功能上实现了下降沿对数据采样，与下降沿触发的CMOS主从D触发器功能相符。
5
f25LVS检查匹配
打开ta
er软件中的layoutEdit。在layoutEdit中添加电路图与版图r