实验二
实验目的1
8位全加器的设计与实现
掌握QuartusII环境下原理图输入、编译综合、仿真、引脚锁定、下载及硬件测试测试方法
23
掌握QuartusII对FPGA的设计方法。学习8位全加器原理图的设计，掌握QuartusII原理图层次化设计方法。
实验仪器Pe
tiumPC机、EDA实验箱QuartusII60软件实验内容采用QuartusII原理图输入方式及层次化设计方法设计8位全加器并进行器件编程、检测。1完成全加器的设计包括原理图输入、编译综合、适配、仿真并将它们设置成硬件符号入库。2建立顶层原理图文件。采用已产生的全加器元件设计一个8位串行全加器电路，并完成编译综合、适配、仿真和硬件测试。各一台
一、一位全加器
每个全加器有三位输入，分别是加数AB和一个进位位CI。将这三个数相加，得出全加和数D和进位数CO。这个过程称为”全加”，全加器的真值表参见表1。
A00001111B00110011全加器的真值表1CICO0010001100110111D01101001
由表2得
COABCIABCIABCIABCI
DABCIABCIABCIABCI
可用两个四选一芯片完成。原理图如下：
fBCI00011110A1D1D0cout01
可得：Cout的连接方式如下：D00D1CID2D31S的连接方式如下：D0CID1CID2D3CI
D211D31
BCI00011110AD01D11S01
1D21D3
选用两片4选1，可绘制全加器如图1所示。
OUTPUT
S
ci
INPUTVCCNOT
MUX41
INHD0i
st10D1D2D3S1S0i
st
VCC
GND
MUX41
INHD0D1
Q
D2D3S1S0i
st9
Q
OUTPUT
COUT
A
INPUTVCCINPUTVCC
B
图1一位全加器1．为全加器项目工程设计建立文件夹Wi
dows环境下在D：盘建立8位加法器设计项目的文件夹，取名为adder8为d：adder8。2．输入原理图文件（1）打开QuartusII，选择菜单File→New。在New窗口中的DeviceDesig
Files中选择硬件设计文件类型为BlockDiagramSxhematicFile，单击OK按钮后进入QuartusII图形编辑窗口。（2）选择输入元件项I
set→Symbol，分别调入mux41、
ot元件及输入、输出端口，参照图上图合理布局、布线，最后输入各引脚名A、B、ci和s、cout。3原理图文件存盘，注意应选择刚才建立的文件夹dadder8，将已设计好的原理图文件取名为hasbdf点击OK存盘。存盘后QuartusII弹出“Doyouwa
ttocreatea
ewprojectwiththisfile”窗口，窗口选择“是”，将进入建立新工程项目操作。（具体操作见第3点）3、建立新工程项目如在前一步操作中选择“否”的话，可按下面的操作建立新工程项目。建立工程项目路径
f包括工程名、目标器件、综合器、仿真器等的设置。点击File→NewProjectWizard命令完r