最大模式下，总线控制信号有8288芯片根
f据8086状态信号产生；最小模式下，总线控制信号由8086产生。（2）在最小模式下，只有8086一个处理器；在最大模式下，除主处理器8086
外，还有协处理器。（3）应用场景不同，最小模式适合小规模应用，最大模式适合中、大规模
应用。
3简述8086系统的存储器分段技术，举例说明物理地址和逻辑地址的关系。8086有20根地址线，可以直接寻址1MB（220）内存，但其用于存储地址
的寄存器都是16位，只能间接寻址64K（216）空间。为此，引入存储器分段技术，即从逻辑上将物理内存分段，每段大小不超过64KB，使用逻辑地址进行寻址。逻辑地址由段地址和偏移地址组成，记为段地址：偏移地址。段地址和偏移地址都是16位。
物理地址和段地址的关系：物理地址段地址×10H偏移地址。
物理地址是唯一的，一个存储单元可以包括在多个逻辑段内，即一个物理地址可以多个逻辑地址对应。
4简述8086的时钟周期、总线周期和指令周期三者的关系。参考答案：时钟周期是系统主时钟CLK频率的倒数，是CPU的基本（最小）
时间单位。8086CPU的时钟周期又称为时钟状态，即T1状态、T2状态、T3状态、T4状态。每个时钟周期完成一些基本操作。
总线周期是CPU执行一个总线（读写）操作所需要的时间。80868088CPU的一个基本的总线周期由4个时钟周期（T1、T2、T3、T4）组成，每个时钟周期完成一些基本操作。
指令周期是CPU执行一条指令所需要的时间。每条指令的指令周期不同。一条指令周期包含一个或若干个总线周期。
5简述8086的最小模式下存储器读操作时序。8086的最小模式下存储器读总线周期时序如下所示：
CLKMIO
BHES7
A19S6A16S3AD15AD0
ALERD
DTR
DEN
T1
T2
T3
T4
1：读存储器0：读IO
BHEA19A16
地址（A15A0）
状态（S6S3）输入数据
f时序简述如下：（1）在总线周期的T1状态，8086通过地址线输出访问地址；同时使ALE
信号有效，控制地址锁存器锁存地址。
（2）在T2状态，使读控制
信号有效。
（3）在T3状态，8086读存储器输出的有效数据。习题三
一、选择题
1C2C3A4A5D6C7B8A9C10D11B
12A
13A14A15C16B17D18C19A20C21A22C
23B二、填空题
1．51单片机存储器分为数据存储器和程序存储器
两种。
2．51单片机内部RAM的低128单元，按其用途，划分为：工作寄存器区、
位寻址区和用户RAM区这3个区域。
3．单片机的外接晶振频率为12MHz时，一个机器周期为1uS
；当外接
晶振频率为6MHz时，一个机器周期为2uS
。
4．单片r