阻接到5V或者12V。11、如何解决亚稳态。（飞利浦－大唐笔试）
f亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。12、IC设计中同步复位与异步复位的区别。（南山之桥）13、MOORE与MEELEY状态机的特征。（南山之桥）14、多时域设计中如何处理信号跨时域。（南山之桥）15、给了reg的setuphold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试）Delayperiodsetuphold16、时钟周期为T触发器D1的建立时间最大为T1max，最小为T1mi
。组合逻辑电路最大延迟为T2max最小为T2mi
。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华为）17、给出某个一般时序电路的图，有TsetupTdelayTckq还有clock的delay写出决定最大时钟的因素，同时给出表达式。（威盛VIA20031106上海笔试试题）
f18、说说静态、动态时序模拟的优缺点。（威盛VIA20031106上海笔试试题）19、一个四级的Mux其中第二级信号为关键信号如何改善timi
g。（威盛VIA20031106上海笔试试题）20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。（未知）21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知）22、卡诺图写出逻辑表达使。（威盛VIA20031106上海笔试试题）23、化简FABCDm1345101112131415的和。（威盛）24、pleaseshowtheCMOSi
verterschmaticlayouta
ditscrosssectio
withPwellprocessPlotitstra
sfercurveVoutVi
A
dalsoexplai
theoperatio
regio
ofPMOSa
dNMOSforeachsegme
tofthetra
sfercurve（威盛笔试题circuitdesig
beiji
g031109）25、Todesig
aCMOSi
vertorwithbala
cerisea
dfalltimepleasedefi
etheratio
ofcha
elwidthofPMOSa
dNMOSa
dexplai

f26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）27、用mos管搭出一个二输入与非门。（扬智电子笔试）28、pleasedrawthetra
sistorlevelschematicofacmos2i
putANDgatea
dexplai
whichi
puthasfasterrespo
seforoutputrisi
gedgelessdelaytime。（威盛笔试题circuitdesig
beiji
g031109）29、画出NOTNANDNOR的符号，真值表，还有tra
sistorlevel的电路。（I
fi
eo
笔试）30、画出CMOS的图，画r