址的指令，同时读取地址1的指令，同时PC的值加1；第三个时钟周期，重复这样的过程。这样可以得到结论：如果当前CPU正在执行的是第N条指令，那么指令寄存器正在读取的是N1条指令，此时PC的值应该是N2。
f24CPU整体结构即设计思想
在设计CPU之前整个结构的特性及由哪些模块组成，这些模块之间的互连关系以及整个CPU的最后输出信号等都是要事先定义好的。241CPU的外部引脚规划从CPU外部看整个输入输出如图25
图25CPU外部引脚信号
该CPU有5个输入引脚，1个结果输出端口以及一个运算溢出信号。系统的时钟信号将直接驱动驱动整个CPU。WR信号是系统的异步指令输入信号，高电平有效。当WR信号有效时，整个CPU进入指令输入状态，当WR低电平时CPU进入指令读取并完成指令操作的状态，当CPU完成全部输入指令时进入停机状态，此时Start信号重新启动CPU，使其进入等待状态。242CPU的整体框图系统的顶层结构模块图如图26
f图26系统的顶层结构模块图
该模块包含了系统的主要模块及它们之间的连接关系。图中的一个一个的模块代表了各个功能模块，将在下面的章节中分别做详细的设计说明。每个模块都将按照EDA设计中自下而上的设计原则分别独立设计。有些模块是比较简单的像指令寄存器IR，有些模块则是比较难的像ALU模块和控制单元模块。在设计微处理器的功能模块之前，需要决定如何逻辑实现和处理器锁存数据。微处理器中有两种不同的逻辑元件：（1）ALU、MUX、CONCROL单元的元件都是组合逻辑电路。它们的输出仅仅依赖于当前的输入状态，没有内部存储功能；（2）寄存器堆、临时寄存器都是状态单元，它的输出不仅依赖于输入，还有其自身内部的状态。时钟用来决定状态何时被写入，一个状态可以在任意时刻读取。微处理器的时钟采用边沿触发的方式，整个系统采用单时钟电路，即提供一个系统时钟，每当时钟边沿到来的时候，向状态单元写入数据。整个系统可以分为两个单元取指单元，执行单元。取指单元负责取下条指令，执行单元负责执行当前指令。取指单元和执行单元共同构成了CPU的微控制单元。取指单元的第一个模块是程序计数器PC，PC中是下条要执行的指令
f的地址，它是指向程序存储器单元PROM来寻址指令的。控制模块是对从指令寄存器IR送出指令进行译码从而发出适当的控制信号执行程序的。系统中包括了很多寄存器的设计包括指令寄存器IR，程序计数器PC，这些寄存器大都在我们顶层可见的模块的内部，系统的工作也可以看作就是数据在这r