RISC与总线结构6222指令系统823指令时序分析11231RISC与流水线11232程序计数器与流水线1224CPU整体结构即设计思想13241CPU的外部引脚规划13242CPU的整体框图13243CPU结构的层次划分15第三章CPU数据通路设计1631程序计数器模块PC1732程序存储器PC_RAM1833指令寄存器模块1934时钟发生器模块2035寄存器堆TRAM2036ALU模块22
f第四章CPU控制单元的设计2441控制器Co
trol模块2542有限状态机FSM模块25421有限状态机25422利用的VHDL语言进行状态机描述26第五章RISCCPU的仿真验证2851各模块的组合2852综合RTL电路图r