如对你有帮助，请购买下载打赏，谢谢！
第3章习题参考答案2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；1若每个内存条为16M×64位，共需几个内存条2每个内存条内共有多少DRAM芯片3主存共需多少DRAM芯片CPU如何选择各内存条解：
1共需226644条内存条16M64
2
16M
每个内存条内共有
64

32个芯片
4M8
3
22664
主存共需多少
4M8

64M4M
648
128
个RAM芯片，
共有4个内存条，故CPU选择内存条用最高两位地址A24
和A25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。3、用16K×8位的DRAM芯片构成64K×32位存储器，要求：
1画出该存储器的组成逻辑框图。
2设存储器读写周期为05μS，CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理两次刷新的最大时间间隔
是多少对全部存储单元刷新一遍所需的实际刷新时间是多少
解：
1用16K×8位的DRAM芯片构成64K×32位存储器，需要用64K324416个芯片，其中每4片为一组构成16K×16K8
32位进行字长位数扩展一组内的4个芯片只有数据信号线不互连分别接D0D7、D8D15、D16D23和D24D31，其余同名引脚互连，需要低14位地址A0A13作为模块内各个芯片的内部单元地址分成行、列地址两次由A0A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A14、A15通过2：4译码器实现4组中选择一组。画出逻辑框图如下。2设刷新周期为2ms，并设16K8位的DRAM结构是1281288存储阵列，则对所有单元全部刷新一遍需要128次每次刷
新一行，共128行
若采用集中式刷新，则每2ms中的最后12805s64s为集中刷新时间，不能进行正常读写，即存在64s的死时间
若采用分散式刷新，则每1s只能访问一次主存，而题目要求CPU在1μS内至少要访问一次，也就是说访问主存的时间
间隔越短越好，故此方法也不是最适合的
比较适合采用异步式刷新：
采用异步刷新方式，则两次刷新操作的最大时间间隔为2ms15625s，可取155s；对全部存储单元刷新一遍所需的实128
际刷新时间为：155s1281984ms；采用这种方式，每155s中有05s用于刷新，其余的时间用于访存大部分时间中1s
可以访问两次内存。
6、用32K×8位的E2PROM芯片组成128K×16位的只读存储器，试问：
1数据寄存器多少位
2地址寄存器多少位
3共需多少个E2PROM芯片
4画出此存r