。
图2AT89C51芯片引脚图
GND：接地。
P0口：P0口为一个8位漏级开路双向IO口，每脚可吸收8TTL门电流。当P1口的管
脚第一次写“1”时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被
定义为数据地址的第八位。在FIASH编程时，P0口作为原码输入口，当FIASH进行校验
时，P0输出原码，此时P0外部必须被拉高3。
P1口：P1口是一个内部提供上拉电阻的8位双向IO口，P1口缓冲器能接收输出4TTL
门电流。P1口管脚写入“1”后，被内部上拉为高，可用作输入，P1口被外部下拉为低
电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第
八位地址接收。
P2口：P2口为一个内部上拉电阻的8位双向IO口，P2口缓冲器可接收，输出4个TTL
门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为
输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于
外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给
f师范学院2012届本科毕业论文
5
出地址1时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输
出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信
号。
P3口：P3口管脚是8个带内部上拉电阻的双向IO口，可接收输出4个TTL门电流。当
P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉
为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口也可作为AT89C51的一
些特殊功能口，如表1所示4：
表1P3口管脚备选功能
P30RXD
串行输入口
P34T0
记时器0外部输入
P31TXD
串行输出口
P35T1
记时器1外部输入
P32INT0P33INT1
外部中断0外部中断1
P36WRP37RD
外部数据存储器写选通外部数据存储器读选通
P3口同时为闪烁编程和编程校验接收一些控制信号。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALEPROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的16。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置“0”。此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。PSEN：外r