〈一〉课程设计题目
1、多功能数字钟设计、基本要求：1）由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲。2）秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“12翻1”规律计数，计数器经译码器送到显示器。3）计数出现误差可用校时电路进行校时、校分、校秒。扩展要求：4）具有可整点报时与定时闹钟的功能。三、原理电路一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”“分”“秒”译码器译码，并通过显示器显示时间。、、1、振荡器单元电路设计如下截图振荡器单元电路设计如下截图振荡器单元电路设计如下截图
f方案二：555定时器与RC组成的多谐振荡器如果精度要求不高可以采用由集成电路定时器555与RC组成的多谐振荡器。设振荡频率f0＝103Hz，电路参数如图
555多谐振荡器原理电路及工作波形
最终设计方案：考虑到脉冲的稳定性和准确性，故选择方案一。但由于在计算机仿真无法模拟实际情况下晶振自激起振的真实场景，故在计算机仿真中用的较多的还是用一个函数信号发生器来模拟晶振脉冲。２、分频器单元电路设计通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Ｈz的振荡信号分频为1ＨZ的分频倍数为32768（215），即实现该分频功能的计数器相当于15级2进制计数器。常用的2进制计数器有74HC393等。设计方案方案：设计方案：可选用14级二进制串行计数分频器CD4060得到精确频率。CD4060计数为１４级２进制计数器，可以将32768Ｈz的信号分频为２Ｈz。欲得到1秒信号，还需要加入分频电路。
14分频14级二进制串行计数分频器CD40602分频电路1HZ
fC1
1110p
U5
RSQ3Q4Q5Q6Q7Q8Q9Q11Q12Q137546141315123
U6A
142CKACKBMR74LS390Q0Q1Q2Q33567
X1
CRYSTAL
R1
10M
10
RTC
C2
10p
9
CTC
12
MR4060
３、计数器单元电路设计时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器或24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。可用于计数的芯片很多，比如可预置的4位二进制同步计数器74LS161r