图如图25所示，它能够存储1位二进制信息，但存在RS1的约束条件。
如图25与非门组成的RS触发器逻辑电路及逻辑符号
基本RS触发器的用途之一是作无抖动开关。例如触发器是具有记忆功能的二进制信息存储器件，是时序逻辑电路的基本器件之一。在图25（a）所示的电路中通过希望在开关S闭合时，A点电压的变化是从5V到0V的清楚跃迁，但是由于机械开关的接触抖动，往往在几十毫秒内电压会出现多次抖动，相当于连续出现了几个脉冲信号。显然，用这样的开关产生的信号直接作为电路的驱动信号可能导致电路产生错误动作，这在有些情况下是不允许的。为了消除开关的接触抖动，可在机械开关与驱动电路间接入一个基本RS触发器（如图110所示），把带RS触发器的无抖动的开关称为逻辑开关。
在秒表的设计电路图中，启动和暂停控制开关电路如下图27所示。由图27
4
f知，当开关S1都打开时，基本RS触发器的两输入端都是1，触发器输出保持原状态不变。当开关S1向上闭合是，Q输出1，基准脉冲可以输入到计数单元，秒表起动计时；当开关S1向下闭合是，Q输出0，基准脉冲无法输入到计数单元，秒表暂停计时。若要继续计时，合上开关J1即可。
如图27启动和暂停控制开关
2清零开关的设计清零功能的实现相对而言比较简单。把计数单元的所有74LS161的清零控制
端Rd连接在一起，通过一个开关接地，需要清零时，闭合开关就行。23计数、译码、显示单元的设计1计数器的设计
基准脉冲经过6级计数器，分别得到“秒”十分位、百分位，“秒”个位、十位，“分”个位、十位的计时。由数字秒表的设计要求知，“毫秒”“分”计数器为100进制，“秒”计数器为60进制。①秒表中的计数器是由74LS161构成的。74LS161是集成同步二进制计数器，该计数器具有同步预置、异步清零、计数和保持四种功能，且有进位信号输出端，可串接计数使用。它的引脚图和逻辑功能表分别见图28和21。
如图2874LS161引脚图
表2174LS161逻辑功能表
5
f（1）反馈清零法反馈清零法是利用反馈电路产生一个给计数器的复位信号，使计数器各输出
端为零（清零）。反馈电路是组合逻辑电路，计数器输出部分或全部作为其输入，在计数器一定的输出状态下即时产生复位信号，使计数电路同步或异步地复位。反馈清零法构成的十进制计数器如图29所示。
如图29反馈清零构成的十进制加法器
（2）反馈置数法反馈置数法是将反馈逻辑电路产生的信号送到计数电路的置位端，在足条
件时，计数电路输出状态为给定的r