1引言
11课程设计题目：12设计目的
1掌握数字电路系统的设计方法、装调技术及数字钟的及功能扩展电路的设计。2熟练、合理的选用集成电路器件。3熟悉protel软件的使用。4熟悉数字钟原理组成中的组合逻辑电路和时序电路。
多功能数字钟
13设计要求
1设计一个能以数字直接显示的时钟电路，计时周期为24小时，满刻度为23时59分59秒2设计一个能自动进行时、分准时控制电路3设计一个能自动整点报时的控制电路
14关键芯片介绍
141集成异步十进制计数器74LS90集成异步十进制计数器74LS90它是二五十进制计数器，若将Qa与CPB相连从CPA输入计数脉冲其输出Qd、Qc、Qb、便成为8421码十进制计数器；Qa若将Qd与CPA相连，CPB输入计数脉冲其输出Qd、Qb、便成为5421从Qc、Qa码十进制计数器。74LS90具有异步清零和异步置九功能。当R0全是高电平，R9至少有一个为低电平时，实现异步清零。当R0至少有一个低电平，R9全是高电平时，实现异步置九。当R0、R9为低电平时，实现计数功能。
1
f8
图1421BCD码十进制图25421BCD码十进制
74LS90功能表如下
输入R01HHL×××LLR02HH×LLL××R91L×HH×L×LR92×LHHL×L×表1QdLLHHQcLLLL计数计数计数计数输出QbLLLLQALLHH
142
555定时器
图3
振荡器由555定时器构成。555定时器的外部接适当的电阻和电容元件构在成多谐振荡器，再选择元件参数使其发出标准秒信号。555定时器的功能主要由
2
f上、下两个比较器Ｃ1、Ｃ2的工作状况决定。比较器的参考电压由分压器提供在电源与地端之间加上ＶＣＣ电压且控制端ＶＭ悬空则上比较器Ｃ1的反相端“”加上的参考电压为23ＶＣＣ下比较器Ｃ2的同相端“”加上的参考电压为13ＶＣＣ。若触发端Ｓ的输入电压Ｖ2≤13ＶＣＣ下比较器Ｃ2输出为“1”电平ＳＲ触发器的Ｓ输入端接受“1”信号可使触发器输出端Ｑ为“1”从而使整个555电路输出为“1”若阈值端Ｒ的输入电压Ｖ6≥23ＶＣＣ上比较器Ｃ1输出为“1”电平ＳＲ触发器的Ｒ输入端接受“1”信号可使触发器输出端Ｑ为“0”从而使整个555电路输出为“0”。控制电压端ＶＭ外加电压可改变两个比较器的参考电压不用时通常将它通过电容001μＦ左右接地。放电管Ｔ1的输出端Ｑ′为集电极开路输出其集电极最大电流可达50ｍＡ因此具有较大的带灌电流负载能力。若复位端ＲＤ加低电平或接地可使电路强制复位不管555电路原处于什么状态均可使它的输出Ｑ为“0”电平。只要在555定时器电路外部配上两个电阻r