1，说明行驶距离超过2千米，里程计费启动；如果LCBZ0说明没超过2千米，计费标志信号JFBZ应跳变1次。该模块的VHDL程序设计可分为两个进程：里程计算及标志产生进程，产生计费信号进程。产生计费信号进程。产生计费信号进程就是每行驶2千米JFBZ由低电平变为1，经过一个系统时钟周期后JFBZ又回复到低电平0，里程计费模块LCJF就是在JFBZ脉冲信号的上升沿进行计费的加法操作。模块封装原理图如32所示
（32）里程计费模块
f里程计算模块达到预计效果，仿真波形图如下所示：
（33）里程计算模块仿真图
3．3里程计费模块LCJF
在计费标志信号JFBZ，等待标志信号DDBZ，里程标志信号LCBZ和时段标志信号XDBZ等信号的控制下，计算行驶里程超过2千米以上里程的费用LCFY该模块的VHDL程序是通过由多个条件控制的加法进程来，里程计费的条件是在DDBZ0，并且在JFBZ的上升沿根据SDBZ分别进行回潮计费操作。当SDBZ1时，表示在早6：00晚23：00时段，其单价SD1为18元千米；当SDBZ0时，表示其他时段，其单价SD2为2元千米。如果LCBZ1，说明行驶距离超过2千米，里程计费启动；如果LCBZ0，说明没超过2千米，按起价计费。
模块封装原理图如34所示
（34）里程计费模块
f里程模块达到预期效果，仿真图如（35）所示：
（35）里程计费模块仿真图
34等待计时模块DDJS：
模块时间计费模块为模16的加法计数器，该模块以DDBZ信号为起始，时钟送入标准脉冲1HZ。通过一个多层嵌套的加法进程来完成等待时间计数。程序使用if语句，START为高电平是复位，ms