当路程超过2km后开始加价。白天按2元公里晚上按3元公里
f图2软件流程
f3硬件设计
本系统的硬件设计主要包括单片机STC89C52、数据显示电路、按键单元、电源电路部分、RS232串口电路
STC89C52
STC89C52主要特征
●与MCS51系列单片机产品兼容
●4K字节在系统可编程Flash存储器片内具有4K字节闪速存储器
●1000次擦写周期
●128Bytes的内部RAM单元
●4个8位IO口即32位可编程IO口线
●2个16位定时器计数器
●6个中断源
●可编程全双工串行口
●低功耗空闲和掉电模式
●掉电后中断可唤醒
●看门狗定时器
●双数据指针
●灵活的ISP在线编程功能字或字节模式
●宽范围的工作电压VCC的允许变化范围为了2760V
●可设置为待机状态和掉电状态
●振荡器及时钟电路全静态工作方式时钟频率可为0Hz24MHz。具有全静态的工作方式表明它不一定要求连续的工作时钟定时在等待内部事件期间时钟频率可降至0。STC89C52芯片在出厂时闪存处于可擦除状态各地址单元内容为FFH可随时进行编程。编程是按字节进行的。编程电压VPP有高压12V的也有低压5V的。
STC89C52的内部结构框图如图3所示
STC89C52管脚结构图及管脚说明
如图4所示
VCC供电电压。
GND接地
P0口P0口为一个8位漏级开路双向IO口每脚可吸收8TTL门电流。当P1口的管脚第一次写1时被定义为高阻输入。P0能够用于外部程序数据存储器它可以被定义为数据地址的第八位。在FLASH编程时P0口作为原码输入口当FLASH进行校验时P0输出原码此时P0外部必须被拉高。
P1口P1口是一个内部提供上拉电阻的8位双向IO口P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后被内部上拉为高可用作输入P1口被外部下拉为低电平时将输出电流这是由于内部上拉的缘故。在FLASH编程和校验时P1口作为第八位地址接
f收。
图4STC89C52管脚结构图
f图3STC89C52的内部结构框图
P2口P2口为一个内部上拉电阻的8位双向IO口P2口缓冲器可接收输出4个
fTTL门电流当P2口被写“1”时其管脚被内部上拉电阻拉高且作为输入。并因此作为输入时P2口的管脚被外部拉低将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时P2口输出地址的高八位。在给出地址“1”时它利用内部上拉优势当对外部八位地址数据存储器进行读写时P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口P3口管脚是8个带内部上拉电阻的双向IO口可接收输出4个TTL门电流。当P3口写入“1”后它们被内部上拉为高电平并用作输入。作为输入由于外部下拉为低电平P3口将r