精品文档
实验三83优先编码器和38线译码器
一、实验目的
1、熟悉常用编码器，译码器的功能逻辑。2、熟悉VHDL的代码编写方法。3、掌握复杂译码器的设计方法。
二、实验原理
1、83线优先编码器的真值表。
X1
X2
X3
X4
X5
X6
X7
X8
Y2
Y1
Y0
X
X
X
X
X
X
0
X
0
0
0
X
X
X
X
X
0
1
X
0
0
1
X
X
X
X
0
1
1
X
0
1
0
X
X
X
0
1
1
1
X
0
1
1
X
X
0
X
1
0
0
X
0
1
1
1
1
X
1
0
1
0
1
1
1
1
1
1
X
1
1
0
1
1
1
1
1
1
1
X
1
1
1
2、逻辑表达式：
Y2X4X5X6X7
Y1X2X4X5X3X4X5X6X7
Y0X1x2X4X6X3X4X6X5X6X7
2、38线码器
总体思路以EP2C5中的三个拨位开关，SW3，SW2SW1为三个输入信号，可以代表8种不
同的状态，该译码器对这8种状态译码，并把所译码的结果在七段LED数码管上显示出来。
三、实验连线
1、将EP2C5适配板左下角的JTAG用十芯排线和万用下载区左下角的SOPCJTAG口连接起来，万用下载区右下角的电源开关拨到SOPC下载的一边
2、请将JPLED1短路帽右插，JPLED的短路帽全部上插。3、请将JP103的短路帽全部插上。
四、实验步骤及波形
按照步骤三正确连线，参考实验二步骤，完成项目的建立，文件的命名，文件的编辑，语法检查，引脚分配，编译，下载。83优先编码器参考代码：
LIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_UNSIGNEDALLUSEIEEESTD_LOGIC_ARITHALLENTITYe
codeIS
PORTXINAINSTD_LOGIC_VECTOR7DOWNTO0Y0Y1Y2OUTSTD_LOGICOUTAOUTSTD_LOGIC_VECTOR7DOWNTO0LEDWOUTSTD_LOGIC_VECTOR2DOWNTO0
ENDe
codeARCHITECTUREADOOFe
codeIS
SIGNALLEDSTD_LOGIC_VECTOR2DOWNTO0SIGNALXINSTD_LOGIC_VECTOR7DOWNTO0
BEGIN
1欢迎。下载
f精品文档
XINXINALEDW